[发明专利]数据处理装置及数据输入输出方法

权利要求书

1、一种数据处理装置，其特征在于，它包括：具有第一CPU的第一数据

处理单元；具有第二CPU的第二数据处理单元；在第一和第二数据处理单

元之间能够进行数据交换的通信装置，

该通信装置包括：为了从所述第一数据处理单元向所述第二数据处理单元传送数据而使用的第一存储装置；为了从所述第二数据处理单元向所述第一数据处理单元传送数据而使用的第二存储装置。

2、如权利要求1所述的数据处理装置，其特征在于，所述通信装置包括：一向所述第一存储装置写入数据就向所述第二CPU发送信号，从该第一存储装置一读出数据就向所述第一CPU发送信号的第一信号输出装置；一向所述第二存储装置写入数据就向所述第一CPU发送信号，从该第二存储装置一读出数据就向所述第二CPU发送信号的第二信号输出装置。

3.如权利要求1所述的数据处理装置，其特征在于，所述第一存储装置具有：从所述第一数据处理单元向所述第二数据处理单元传送成批数据的第一缓冲存储器，和传送指令数据的第二缓冲存储器，所述第二存储装置具有：从所述第二数据处理单元向所述第一数据处理单元传送成批数据的第三缓冲存储器，和传送指令数据的第四缓冲存储器。

4.如权利要求3所述的数据处理装置，其特征在于，所述通信装置包括：向所述第一缓冲存储器一写入数据就向所述第二CPU发送信号，该第一缓冲存储器的数据一被读出就向所述第一CPU发送信号的第一管理装置；向所述第二缓冲存储器一写入数据就向所述第二CPU发送信号，该第二缓冲存储器的数据一被读出就向所述第一CPU发送信号的第二管理装置；向所述第三缓冲存储器一写入数据就向所述第一CPU发送信号，该第三缓冲存储器的数据一被读出就向所述第二CPU发送信号的第三管理装置；向所述第四缓冲存储器一写入数据就向所述第一CPU发送信号，该第四缓冲存储器的数据一被读出就向所述第二CPU发送信号的第四管理装置。

5.如权利要求3所述的数据处理装置，其特征在于，所述第一数据处理单元具有向所述第一缓冲存储器输入成批数据，从所述第三缓冲存储器输出成批数据的DMA功能。

6.如权利要求3所述的数据处理装置，其特征在于，所述第二数据处理单元具有向所述第三缓冲存储器输入成批数据，从所述第一缓冲存储器输出成批数据的DMA功能。

7.如权利要求3所述的数据处理装置，其特征在于，所述第一数据处理单元具有外部接口，并且具有从所述外部接口向所述第一缓冲存储器传送成批数据，从所述第三缓冲存储器向所述外部接口传送成批数据的DMA功能。

8.如权利要求7所述的数据处理装置，其特征在于，所述第二数据处理单元具有向所述第三缓冲存储器输入成批数据，从所述第一缓冲存储器输出成批数据的DMA功能。

9.如权利要求3所述的数据处理装置，其特征在于，所述第二数据处理单元具有外部接口，并且具有从所述外部接口向所述第三缓冲存储器传送成批数据，从所述第一缓冲存储器向所述外部接口传送成批数据的DMA功能。

10.如权利要求9所述的数据处理装置，其特征在于，所述第一数据处理单元具有向所述第一缓冲存储器输入成批数据，从所述第三缓冲存储器输出成批数据的DMA功能。

11.一种数据输入输出装置，其特征在于，它具有：能够输入和/或输出数据的第一数据输入输出装置；能够输入和/或输出数据的第二数据输入输出装置；具有控制所述第一数据输入输出装置的第一CPU的第一数据处理单元；具有控制所述第二数据输入输出装置的第二CPU的第二数据处理单元；在第一和第二数据处理单元之间能够进行数据交换的通信装置，

该通信装置包括：为了从所述第一数据处理单元向所述第二数据处理单元传送数据而使用的第一存储装置；为从所述第二数据处理单元向所述第一数据处理单元传送数据而使用的第二存储装置。

12.如权利要求11所述的数据输入输出装置，具特征在于，所述通信装置包括：一向所述第一存储装置写入数据就向所述第二CPU发送信号，该第一存储装置的数据一被读出就向所述第一CPU发送信号的第一信号输出装置；一向所述第二存储装置写入数据就向所述第一CPU发送信号，该第二存储装置的数据一被读出就向所述第二CPU发送信号的第二信号输出装置。