[发明专利]数据处理装置及数据输入输出方法

说明书

技术领域

本发明涉及具有多个CPU的数据处理装置中的CPU之间的数据交换技术。

背景技术

在连接了多个CPU的数据处理装置中，有时必须在这些CPU之间交换数据。例如，在多个CPU之间既交换指令数据，又交换应该处理的数据的情况。

发明内容

作为传送数据的方法，一般是用总线连接。但是，若多个CPU共用总线，一个CPU使用总线的时候其它CPU就不能使用总线，因此效率很低，就没有采用多个CPU的优点。因此，使用包括寄存器和存储器等的缓冲存储器进行数据交换为好。即使在这种情况下，也要求各个CPU不同时向缓冲存储器写入数据，或一个CPU向缓冲存储器写入数据时，趁着其它的CPU未读该数据，该CPU接着写入数据，或者使其它的CPU不写入数据。因而，对于共用缓冲存储器的多个CPU，必须按适当的时序(timing)对缓冲存储器进行数据的输入输出，需要对共用缓冲存储器的CPU的相互之间的数据交换进行协调控制。

因此，需要在多个CPU之间交换用于调整时序的控制信号，此外，基于此，就必须编写按双方均希望的时序输入输出数据的程序。因而，程序变得复杂，编写程序时所应考虑的因素增多。再者，当数据的输入输出出现争用现象时，为了不丧失数据，就会产生必须要等待对方CPU的处理的可能性，因此处理速度慢的可能性较高。

因此，本发明的目的是提供一种可以快速地在这样的多个CPU之间进行数据交换，并且又能简单地编写各CPU的程序的数据处理装置和数据输入输出方法。

因此，本发明中，利用通信装置进行数据处理单元间的数据交换，其通信装置包括：对具有第一CPU的第一数据处理单元专门写入和对具有第二CPU的第二数据处理单元专门读出的第一存储装置；对第一数据处理单元专门读出和对第二数据处理单元专门写入的第二存储装置。即，本发明的数据处理装置包括：具有第一CPU的第一数据处理单元；具有第二CPU的第二数据处理单元；在第一和第二数据处理单元之间能进行数据交换的通信装置，该通信装置包括：为从第一数据处理单元向第二数据处理单元传送数据而使用的第一存储装置；为从第二数据处理单元向第一数据处理单元传送数据而使用的第二存储装置。由于采用这样的体系结构，因此能够采用本发明以下的数据输入输出方法，即，在从第一数据处理单元向第二数据处理单元传送数据时使用第一存储装置，在从第二数据处理单元向第一数据处理单元传送数据时使用第二存储装置。

该数据处理装置，即使在第一和第二CPU之间输入输出交换数据出现争用的情况下，也能够同时输入或同时输出。此外，即使未读出传送到的数据，也能对对方CPU输出数据，数据传送的自由度大幅度提高。因此，设有：一向第一存储装置写入数据就向第二CPU发送信号，一从第一存储装置读出数据就向第一CPU发送信号的第一信号输出装置或步骤；和一向第二存储装置写入数据就向第一CPU发送信号，一从第二存储装置读出数据就向第二CPU发送信号的第二信号输出装置或步骤，在各信号输出装置或步骤中基于CPU传送来的信号，通过向第一和第二存储装置输入输出所希望的数据就能在第一和第二CPU之间交换数据。因而，即使不协调控制双方CPU的处理操作，也能够通过通信装置的第一和第二存储装置输入数据或输出数据而在双方CPU之间交换数据。因此，双方的CPU的程序设计变得简单，此外，即使不等待双方的CPU的处理也能够输入输出数据，因此处理速度得到提高。

再者，最好在第一存储装置中设计有从第一数据处理单元向第二数据处理单元传送成批数据的第一缓冲存储器和传送指令数据的第二缓冲存储器，在第二存储装置中设计有从第二数据处理单元向第一数据处理单元传送成批数据的第三缓冲存储器和传送指令数据的第四缓冲存储器。而且，由于成批数据与指令数据相比数据量大，因此用于传送成批数据的第和第三缓冲存储器最好是存储容量大的缓冲存储器，另一方面，传送指令数据的第二和第四缓冲存储器最好是存储容量小的缓冲存储器。