[发明专利]时钟控制电路

说明书

技术领域

本发明涉及时钟控制电路。更确切地说，本发明涉及在有复位等重负载信号或长延迟时间信号时能抑制消耗功率和电路规模的增加而达到要求性能的时钟控制电路。

现有技术

复位信号由于一次置位多个闩锁，因此扇出非常大。为此，复位信号从复位电路到闩锁传播需要时间，尤其是当工作频率较高时，从外部接到复位解除信号，将所有的闩锁由复位状态解除，要占掉时间成为误动作的原因。

例如，图20所示电路中，图21B的复位信号经缓冲器20提供到D型触发器21～25的复位端子(R1～R5)。缓冲器20的输出有5个D型触发器21～25为负载，图21C的D型触发器21的复位信号R1和图21D的D型触发器25的复位信号R5的传播时间，有可能错过图21A所示的时钟信号的1个周期。这时，由复位信号R1复位的D型触发器21和复位信号R5复位的D型触发器25的复位解除时间错过了时钟周期，成为误动作的原因。

系统的最高频率取决于最慢的路径，这样就因复位解除的路径延迟将LSI的工作频率降低，而使整体性能下降。

为解决这个问题，虽有如图22所示，将缓冲器30的输出连接到树状结构的缓冲器31～34，或如图23所示，用输出较大的缓冲器40传播复位信号的方法，但在电路规模和功率消耗方面是不利的。

另外，除复位信号之外，在向多个块供给的延迟时间较长的信号源也存在发生同样问题的可能性。

例如，在图24所示，含有缓冲器40的输出连接多个缓冲器41～46那样扇出很大的节点的A→B的路径，从图25B所示的信号A的上升时间到图25C所示的B的上升时间的延迟时间超过图25A所示的时钟周期则引起误动作。

作为解决这些问题的方法，存在与复位信号的情况一样，或组成树状结构或用较大的缓冲器传播复位信号的方式，同样在电路规模和功率消耗方面是不利的。

发明内容

因此，本发明的主要目的是提供在复位信号等延迟时间较长的信号的状态变化后或前后，通过降低时钟频率或中止时钟信号来解决上述问题的时钟控制电路。

本发明简单地说，在响应第1信号，由门电路中止时钟信号的供给，第1信号从第1状态变为第2状态时，由门控制电路总是在一定期间中止时钟信号的供给。

所以，依照本发明，第1信号传播经过足够的时间后，从门电路的输出再供给时钟信号，因此不会误动作。其结果，对延迟时间较长的节点，不需要使用大的缓冲器或采取树状结构，就可以实现消耗功率或面积小的电路。

本发明的另一种情况，响应第1信号，由门电路中止时钟信号的供给，同时响应第1信号由门控制电路生成逻辑电平变化的第2信号，在第2信号的逻辑电平变化的前后中止时钟信号的供给。

本发明的另一种情况，响应第1信号，由时钟变换电路降低时钟信号的频率，第1信号从第1状态变为第2状态时，由时钟切换电路总是在一定期间降低时钟信号的频率。

本发明的另一种情况，响应第1信号，由时钟变换电路输出由时钟变换电路降低了频率的时钟信号，同时由时钟切换电路响应第1信号生成逻辑电平变化的第2信号，在第2信号的逻辑电平变化的前后降低时钟信号的频率。

附图说明

图1是本发明第1实施例的时钟控制电路的示意框图。

图2A～2E是图1所示时钟控制电路的时序图。

图3是图1所示门控制电路例的示意图。

图4是图1所示门控制电路其它例的示意图。

图5是本发明第2实施例的示意框图。

图6A～6G是图5的动作说明时序图。

图7是图5所示门控制电路例的示意图。

图8是图5所示门控制电路其它例的示意图。

图9是本发明第3实施例的时钟控制电路的示意框图。

图10是图9所示时钟变换器具体例的示意电路图。

图11A～11F是图9所示实施例的动作说明时序图。

图12是本发明第4实施例的时钟控制电路的示意框图。

图13是本发明第5实施例的时钟控制电路的示意框图。

图14A～14D是图13所示实施例的时序图。

图15是图13所示门控制电路例的示意图。

图16是图13所示门控制电路其它例的示意图。

图17是本发明第6实施例的时钟控制电路的示意框图。

图18A～18E是图17所示实施例的时序图。

图19是本发明第7实施例的时钟控制电路的示意框图。

图20是缓冲器连接5个D型触发器的现有例电路图。

图21A～21D是图20所示现有例的时序图。