[发明专利]电路装置的制造方法无效
申请号: | 02126124.5 | 申请日: | 2002-07-17 |
公开(公告)号: | CN1398153A | 公开(公告)日: | 2003-02-19 |
发明(设计)人: | 小林义幸;坂本则明;高桥幸嗣 | 申请(专利权)人: | 三洋电机株式会社 |
主分类号: | H05K3/00 | 分类号: | H05K3/00;H01L21/70 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 杨梧,马高平 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电路 装置 制造 方法 | ||
1、一种电路装置的制造方法,其特征在于,包括:
准备导电箔并在除了形成预定导电图形的区域和与形成预定位置对合标志对应的区域的上述导电箔上,形成比上述导电箔的厚度浅的隔离槽工序;
在要求的上述导电图形的上述各搭载部上固定电路元件的工序;
将上述各搭载部的电路元件电极和要求的上述导电图形电连接起来的工序;
汇总起来被覆各搭载部的上述电路元件并用绝缘性树脂共同模塑以使其充填上述隔离槽中和使上述绝缘性树脂充填上述识别用的确定孔中的工序;以及
除去背面全区域上述导电箔直至露出上述绝缘性树脂的工序,
通过除去上述导电箔利用背面呈现的上述位置对合标志进行位置识别。
2、一种电路装置的制造方法,其特征在于,包括:
准备导电箔并在除了形成预定导电图形的区域和除了形成预定位置对合标志的区域的上述导电箔上形成比上述导电箔厚度浅的隔离槽工序;
在要求的上述导电图形的上述各搭载部上固定电路元件的工序;
将上述各搭载部的电路元件电极和要求的上述导电图形电连接起来的工序;
汇总起来被覆各搭载部的上述电路元件并用绝缘性树脂共同模塑以使其充填上述隔离槽中和使上述绝缘性树脂充填上述识别用的确定孔中的工序;以及
除去背面全区域的上述导电箔直至露出上述绝缘性树脂的工序,
通过除去上述导电箔利用背面呈现的上述位置对合标志进行位置识别。
3、根据权利要求1或2所述的电路装置的制造方法,其特征在于:利用上述位置对合标志间接地识别背面的上述导电图形的位置,在上述导电图形的上边留下用于形成预定背面电极的开口部,并用抗蚀剂层被覆。
4、根据权利要求1或2所述的电路装置的制造方法,其特征在于:在上述抗蚀剂层的开口部上附着导电手段,形成背面电极。
5、根据权利要求1或2所述的电路装置的制造方法,其特征在于:利用上述位置对合标志间接地识别背面的上述导电图形的位置,进行划片。
6、根据权利要求1或2所述的电路装置的制造方法,其特征在于:利用上述位置对合标志间接地识别背面的电极位置,并测定上述电路元件的特性。
7、根据权利要求1或2所述的电路装置的制造方法,其特征在于:上述导电箔是以铝或铁-镍中的任何一种作为主要材料构成。
8、根据权利要求1或2所述的电路装置的制造方法,其特征在于:用导电薄膜至少部分地被覆上述导电箔的表面。
9、根据权利要求1或2所述的电路装置的制造方法,其特征在于:上述导电被膜是由电镀镍、金、银或钯形成的。
10、根据权利要求1或2所述的电路装置的制造方法,其特征在于:上述导电箔上选择性形成的上述隔离槽用化学的或物理的方法去除。
11、根据权利要求1或2所述的电路装置的制造方法,其特征在于:上述电路元件固定有半导体裸露芯片、芯片电路部件的一种或者两者。
12、根据权利要求1或2所述的电路装置的制造方法,其特征在于:上述绝缘性树脂是用传递模塑法对上述每个组件共同模塑。
13、根据权利要求1或2所述的电路装置的制造方法,其特征在于:上述导电箔上至少排列有使形成多个电路元件的搭载部导电图形配列多个矩阵状的组件。
14、根据权利要求1或2所述的电路装置的制造方法,其特征在于:上述绝缘性树脂通过同时对上述导电箔的全部上述组件进行传递模塑而形成。
15、根据权利要求1或2所述的电路装置的制造方法,其特征在于:上述位置对合标志是在上述导电箔的上述组件外部,在上述导电箔背面上的露出的上述绝缘性树脂。
16、根据权利要求1或2所述的电路装置的制造方法,其特征在于:上述位置对合标志设置在上述导电箔的周边上。
17、根据权利要求1或2所述的电路装置的制造方法,其特征在于:上述位置对合标志是在上述导电箔的上述组件内部在上述绝缘性树脂背面上露出的上述导电箔。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社,未经三洋电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/02126124.5/1.html,转载请声明来源钻瓜专利网。