[发明专利]半导体存储装置的数据写入方法以及半导体存储装置

说明书

技术领域

本发明涉及半导体集成电路装置，特别涉及即使相邻存储单元间隔窄小也可以降低由于电容耦合而产生的数据紊乱的非易失性半导体存储装置的数据写入方法，以及非易失性半导体存储装置。

背景技术

能够将通过隧道型绝缘膜，利用隧道电流由沟道注入至电荷蓄积层处的电荷作为数字比特(二进位数)型信息实施存储，测定与该电荷量相对应的金属氧化物半导体场效应晶体管(MOSFET)的电导变化，进而对信息实施读出的非易失性半导体存储装置已经问世。然而随着存储单元的高度集成化，在先技术中非易失性半导体存储装置的构成和写入方式，会使得存储单元电荷蓄积层间的电容耦合增大，进而存在有按写入顺序相邻的存储单元中的数据可能会出现紊乱的问题。下面首先参考图37至图43，对在先技术例存在的问题进行说明。

图38A、图38B表示在先技术中的一种与非型(NAND型)或与型(AND型)电可擦可编程只读存储器(EEPROM)的单元块的电路图。

在图38A、图38B中，参考标号M0～M15和M0’～M15’表示存储单元，参考标号49和49’表示由例如与非型(NAND型)块和与型(AND型)块形成的一个存储单元块。一个存储单元块49、49’与若干条数据选择线(WL0-WL15)相连接。而且，存储单元块49还与存储单元块选择线SSL、GSL相连接，参考标号BL1、BL2表示的是数据传送线，它们按照与图中未示出的与数据选择线相互正交的方向配置。存储单元块49之内的各存储单元，形成在数据传送线和数据选择线的交叉点处，并且可以独立地对数据实施保持和取出。在这儿，存储单元例如为作为具有电荷蓄积层的、并且用该电荷蓄积层中的电荷量表示数据的晶体管。这些存储单元块49可以形成多个沿数据传送线方向和数据选择线方向形成的存储单元阵列1。

图39示出了包含有读出放大电路的、在先技术实例的一个存储单元阵列1，以及读出放大器46的平面布置实例。在图39中为了容易理解图，省略了数据选择线WL0-WL15和块选择线SSL、GSL。

在图39中，参考标号BL1x、BL2x(x＝a、b、c……k)表示的是数据传送线，它们分别与如图38所示的存储单元块49、49’相连接，并且通过晶体管Q1x、Q2x与一个读出放大器x相连接。附注的字母a、b、c……k是为了简单表示若干列存储单元平面布置所使用的下标(index)，下标的总数也可以为多个。换句话说就是，对于读出放大器而言，由于需要设置有比存储单元1大的晶体管，所以一个读出放大器46将由若干条数据传送线共享，以使缩小读出放大器所占有的面积。而且，这种读出放大器46可以是一种用于对存储单元实施数据读出的器件，并可以兼用作对写入存储单元的数据实施暂时保存用的寄存器。这种读出放大器46还可以分别将写入、读出的数据输入和与输出缓冲器45相连接的数据线I/O、I/OB连接。下面按照常规方式，将沿着数据选择线的方向称为行方向，将沿着数据传送线的方向称为列方向。

如图38所示的在先技术电路中对于向存储单元块49’中的存储单元M1’实施数据写入的场合，可以通过将数据寄存器输出电压作为与写入数据相对应的电压值的方式，对这些连接的数据传送线BL2实施调整。与此同时，为了向存储单元中非易失性存储单元的隧道型绝缘膜施加非常高的电压以便电流流动，将与实施写入的数据传送线电位相比具有相当大电位差的程序控制电压Vpgm，以载流子注入足够时间的脉冲状施加在数据选择线WL1处。对于这种场合，一定不能将存储单元M1’的数据误写入至与存储单元块49’相邻的存储单元块49中。而且，一定不能将存储单元M1’的数据误写入至与存储单元M1’相邻的存储单元M0’中。在这种在先技术实例中，由于这些存储单元M0’、M1’、M1与一个读出放大器46相连接，所以不可能对与一个读出放大器相连接的多个存储单元同时实施任一数据的写入。

图40示出了在先技术实例中会出现问题的写入顺序。