[发明专利]减小尺寸的堆叠式芯片大小的组件型半导体器件

权利要求书

1.一种半导体器件，其中包括：

衬底(1)；

直接或间接位于所述衬底上的第一半导体芯片(3或4)；和

位于所述第一半导体芯片上的第二半导体芯片(2)，第二半导体芯片有比所述第一半导体芯片的尺寸更大的尺寸。

2.如权利要求1所述的器件，其特征在于进一步包括处于所述第一和第二半导体芯片之间的粘结层(2a)。

3.如权利要求2所述的器件，其特征在于进一步包括连接在所述第一半导体芯片与所述衬底之间的连线(6或7)，所述粘结层有封隔所述接线的薄层部分(203)。

4.如权利要求2所述的器件，其特征在于进一步包括连接在所述第一半导体芯片与所述衬底之间的连线(6或7)，所述粘结层有封隔所述接线的凹槽部分。

5.如权利要求1所述的器件，其特征在于进一步包括粘结在所述第二半导体芯片边缘的加强部分(202)，所述加强部分没有对着所述第一半导体芯片。

6.如权利要求1所述的器件，其特征在于进一步包括粘结在所述第二半导体芯片边缘的加强部分(202)，所述加强部分没有对着所述第一半导体芯片，所述加强部分的材料与所述粘结层的材料相同。

7.如权利要求6所述的器件，其特征在于所述加强部分比所述粘结层厚。

8.一种半导体，其中包括：

衬底(1)；和

多个堆叠在所述衬底上的半导体芯片(2，3，4)，

所述半导体芯片中的上面的一个芯片大于所述半导体芯片中的下面的一个芯片，所述下面的一个芯片是紧接于所述上面的一个芯片的位于下面的一个芯片。

9.如权利要求8所述的器件，其特征在于进一步包括提供在所述半导体芯片中的所述上面的一个芯片背面的粘结层(2a)。

10.如权利要求9所述的器件，其特征在于进一步包括连接在所述半导体芯片中的所述下面的一个芯片与所述衬底之间的接线(6或7)，所述粘结层具有封隔所述接线的薄层部分(203)。

11.如权利要求9所述的器件，其特征在于进一步包括连接在所述半导体芯片中的所述下面的一个芯片与所述衬底之间的接线(6或7)，所述粘结层具有封隔所述接线的凹槽部分。

12.如权利要求8所述的器件，其特征在于进一步包括粘结在所述半导体芯片中的所述上面的一个芯片边缘的加强部分(202)，所述加强部分没有对着所述半导体芯片中的所述下面的一个芯片。

13.如权利要求9所述的器件，其特征在于进一步包括粘结在所述半导体芯片中的所述上面的一个芯片边缘的加强部分(202)，所述加强部分没有对着所述半导体芯片中的所述下面的一个芯片，

所述加强部分的材料与所述粘结层的材料相同。

14.如权利要求13所述的器件，其特征在于所述加强部分比所述粘结层厚。

15.一种半导体器件，其中包括：

衬底(1)；和

多个堆叠在所述衬底上的半导体芯片(2，3，4)，

具有最大尺寸的所述半导体芯片的一个芯片不是所述半导体芯片中的最下面一个芯片。

16.如权利要求15所述的器件，其特征在于进一步包括提供在所述半导体芯片中的所述一个芯片背面的粘结层(2a)。

17.如权利要求16所述的器件，其特征在于进一步包括连接在紧接于所述半导体芯片中的所述一个芯片下面的所述半导体芯片中的另一个芯片与所述衬底之间的接线(6或7)，所述粘结层具有封隔所述接线的薄层部分(203)。

18.如权利要求16所述的器件，其特征在于进一步包括连接在所述半导体芯片中的所述另一个芯片与所述衬底之间的接线(6或7)，所述粘结层具有封隔所述接线的凹槽部分。

19.如权利要求15所述的器件，其特征在于进一步包括粘结在所述半导体芯片中的所述一个芯片边缘的加强部分(202)，所述加强部分没有对着所述半导体芯片中的所述另一个芯片。