[其他]先行控制的数据处理系统在审
申请号: | 101985000009251 | 申请日: | 1985-10-31 |
公开(公告)号: | CN85109251B | 公开(公告)日: | 1988-11-09 |
发明(设计)人: | 平岛通;漆原哲夫 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | 分类号: | ||
代理公司: | 中国国际贸易促进委员会专利代理部 | 代理人: | 李勇 |
地址: | 日本国神奈*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 先行 控制 数据处理系统 | ||
1、数据处理系统,至少包括一个主存贮器与一个中央控制器,中央控制器读出存放在主存贮器内的指令,并执行这些读出的指令;
主存贮器包括一个偶数存贮器体与一个奇数存贮器体,分别由偶数地址与奇数地址确定,这两个存贮器体彼此独立工作;
其特征在于:
主存贮器还包括一个偶数预取指令缓冲器与奇数预取指令缓冲器,分别与偶数存贮体与奇数存贮器配合工作;
在中央控制器发出取指请求(“IREQ”)之前主存贮器按序从偶数与奇数存贮器体读出指令,并将这些读出的指令存入相应的预取指令缓冲器;
主存贮器在响应中央控制器发出的取指请求(“IREQ”)时对偶数与奇数预取指令缓冲器进行控制,使存放的预取指令交替地从偶数与奇数预取指令缓冲器产生,然后将它们送往中央控制器;
主存贮器还包括一个偶数监测电路与一个奇数监测电路,它的产生结果监测信息,指示预取指令是否已经分别预先存入相应的预取指令缓冲器;
中央控制器每次当指令序列发生中断(例如地址跳步)时产生起动指令预取信号(“IPST”),用以启动主存贮器中的预先读数控制以及从存贮器体读出的指令,起动指令预取信号是在发出取指信号(“IREQ”)之前发出的;和
主存贮器由其中的存贮器控制逻辑电路控制,存贮器控制逻辑电路工作时根据监测电路的结果监测信息,完成从预取指令缓冲器预先读取指令的操作,将这些读出的指令存入预取指令寄存器,然后响应发出的取指请求(“IREQ”)将已存好的预取指令从相应的预取指令缓冲器送到中央控制器,主存贮器是自动执行指令读取的。
2、权项1中提出的系统,其特征在于结果监测信息一方面在主存贮器内产生,用以控制指令预取操作,另一方面送给中央控制器,用以内部控制。
3、权项1中提出的系统,其特征在于主存贮器工作时接收各种指令,包括操作数读写请求(“PREQ”),当主存贮器接到操作数读写请求(“PREQ”)时,中央控制器在每次发出操作数读/写请求之前,先发出禁止指令预取信号(“INH”)。
4、权项3中提出的系统,其特征在于主存贮器由其中的存贮器控制逻辑电路控制,存贮器控制逻辑电路工作时接收禁止指令预取信号(“INH”),禁止预先读出指令送往预取指令缓冲器。
5、权项1中提出的系统,其特征在于每个偶数与奇数预取指令缓冲器由一组多缓冲器组成,存贮器控制逻辑电路中有一个选择控制电路,
选择控制电路工作时,一方面决定要存放预取指令的多缓冲器中的某个缓冲器,另一方面决定存好的预取指令从多缓冲器中的哪一个缓冲器送往中央控制器。
6、权项1中提出的系统,其特征在于存贮器控制逻辑电路还包括一个偶数预取指令地址计数器与奇数预取指令地址计数器,每个预取指令地址计数器的内容递增,按序确定完成预先读数操作所需的地址。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/101985000009251/1.html,转载请声明来源钻瓜专利网。
- 上一篇:高度计
- 下一篇:双光束对测粉尘浓度法及其装置
- 同类专利
- 专利分类