[其他]先行控制的数据处理系统

说明书

数据处理系统至少由一个主存贮器与中央控制器组成。主存贮器存放中央控制器要执行的指令。主存贮器内部包括一个偶数部分缓冲器与奇数部分缓冲器，分别用来临时存放偶数地址与奇数地址的指令。这些经缓冲器的预取指令按序从这两个缓冲器交替地送往中央处理器。

本发明及具有先行控制功能的数据处理系统，具体地说，涉及利用预取的指令按先行控制方法进行工作的数据处理系统。

数据处理系统内中央控制器（CC）的处理能力，例如处理速度，是由各种因素决定的。特别是在所谓诺依曼式数据处理系统中，数据处理系统的处理时间在很大程度上取决于用于数据处理系统中的主存贮器（MM）进行访问的存取时间。为了缩短高速处理时的存取时间，曾提出了各种技术。其中之一是采用分级存贮器。典型的分级存贮器技术是采用高速缓冲存贮器，它大大提高数据处理系统的工作速度。然而，从软件设计自由度的角度来看，高速缓冲存贮器法并非上策，因为要考虑到各种各样的条件限制。特别是所需求的每一组数据是否实际存在高速缓冲存贮器内，变得至关重要。通常将它称为“命中率”。此外，高速缓冲存贮器必须用高速存贮器元件组成，这样就得增加有关数据处理系统的成本。

鉴于上述问题，长期以来希望能实现一种高性能价格比的数据处理系统，即一种能够以极短的指令取数时间与很高的处理速度进行工作的廉价的数据处理系统。

众所周知，为了提高访问主存贮器（MM）的速度，在数据处理系统中采用了一种称之为存贮器分体的方法，这种方法的典型例子见授予Willefft的第3，866，180号美国专利和日本特许公报昭51-4382号。另外，为了提高中央控制器（CC）的处理速度，在数据处理系统中采用一种称之为先行控制的方法，如日本许公报昭45-16193就提出了一种先行控制方法。由于一串指令通常在主存贮器（MM）中都是逐条按序存放，先行控制法采用了预取的指令。将存贮器分体法与先行控制法相结合，对于提高整个数据处理系统的处理速度，也许是最合适的。

在现有技术中，实现先行控制有两种已知的方法，每种方法在以后还要详述。然而，这两种方法都有缺点。第一种方法的缺点是，中央控制器（CC）的工作速度越高，先行控制的效能越差。第二种方法的缺点是，主存贮器（MM）与中央控制器（CC）之间用作存贮器总线的联线太多。

因此，本发明的目的是提供一种具有对已知的先行控制加以改进的先行控制的数据处理系统，从而排除了上述现有技术中的缺点。

为了达到上述目的，根据本发明，主存贮器（MM）是这样构成的：首先，主存贮器MM主要由地址为偶数的偶数存贮器体与地址为奇数的奇数存贮器体组成。偶数存贮器体与奇数存贮器件可彼此独立工作。其次，偶、奇数存贮器体各自均有缓冲器用来存放预取的指令，即分别有偶数预取缓冲器与奇数预取缓冲器。在中央控制器（CC）发出取指命令之前每个缓冲器预先按序存入来自主存贮器的指令序列。随后，装在主存储器（MM）内的存贮器控制逻辑电路动作，将偶、奇数缓冲器中的指令交替地送给中央控制器（CC）。

下面是附图说明。

根据以下所述实施方案的介绍并参阅附图，对本发明的目的与特点将会有进一步的了解。其中：

图1是根据以往的先行控制法工作的数据处理系统;

图2是根据本发明提出的实验性方法工作的数据处理系统;

图3是说明根据以往的先行控制法工作时存贮器存取的时序图;

图4是说明采用本发明时存贮器存取的时序图;

图5是根据本发明提出的先行控制法工作的数据处理系统;

图6A、6B、6C与6D为本发明提出的主存贮器的框图;

图7A与7B是本发明提出的示于图5、图6A～6D中存贮器的详细电路的范例;

图8是说明图7A、7B中所示主存贮器工作的时序图;

图9是说明图6B、6D与图7A中所示定时控制电路工作的时序图;

图10是图7B中预取指令地址计数器的详细电路范例;