[发明专利]同步型存储装置及其控制方法

权利要求书

1.一种同步型存储装置，其可在与外部时钟脉冲的其中任一方波 缘同步而进行存取动作的第1动作模式和与外部时钟脉冲的两波缘同 步而进行存取动作的第2动作模式间进行切换，并且具有：

(L-n)检测部，在计数从启动起的初期潜时(L)之间，计数前述外部 钟脉冲而检测从前述初期潜时(L)减去n的(L-n)时钟脉冲数，其中， n为1以上且以0.5为单位的数值；

内部时钟脉冲生成部，在设定为前述第2动作模式时，依据从前 述(L-n)检测部送出的检测信号，将内部时钟脉冲自与前述外部时钟脉 冲的其中任一方波缘同步的第1时钟脉冲切换为与前述外部时钟脉冲 的两波缘同步的第2时钟脉冲；以及

有效旗标输出部，可将用以通知在前述第2动作模式中所输出的 数据为有效的数据的有效旗标依据切换后的前述第2时钟脉冲的第2 循环而进行输出，其中，前述有效旗标输出部具有于前述第2动作模 式中以从前述(L-n)检测部而得的检测结果作为输入信号且以从前述内 部时钟脉冲生成部所输出的前述第2时钟脉冲作为触发信号的正反器 电路。

2.如权利要求1所述的同步型存储装置，其中，前述内部时钟脉 冲生成部具有：

第1时钟脉冲生成部，依据与前述外部时钟脉冲的一方波缘同步 的信号和为该信号的逆相且延迟后的信号而输出脉冲信号；以及

第2时钟脉冲生成部，依据与前述外部时钟脉冲的另外一方波缘 同步的信号和为该信号的逆相且延迟后的信号而输出脉冲信号；并且

依据从前述第1时钟脉冲生成部所输出的脉冲信号而生成前述第 1时钟脉冲，依据从前述第1及第2时钟脉冲生成部所输出的脉冲信号 而生成前述第2时钟脉冲。

3.如权利要求2所述的同步型存储装置，其中，前述第1及第2 时钟脉冲生成部具有：

电源供给部，用以对输出节点供给高位电源电压；以及

晶体管串列，为于前述输出节点和低位基准电位之间串联连接的2 个NMOS晶体管；并且

与前述外部时钟脉冲的一方波缘同步的信号和为该信号的逆相且 延迟后的信号、以及与前述外部时钟脉冲的另外一方波缘同步的信号 和为该信号的逆相且延迟后的信号连接至前述晶体管串列的各个 NMOS晶体管的栅极端子。

4.如权利要求3所述的同步型存储装置，其中，前述电源供给部 是供给与前述外部时钟脉冲的高电平的电压电平不同的电压电平。

5.如权利要求3所述的同步型存储装置，其中，在前述第1及第2 时钟脉冲生成部之间，前述输出节点为共通的节点，且前述电源供给 部共用。

6.如权利要求3所述的同步型存储装置，其中具有：

第1休止部，当在前述第1动作模式时，或/及从前述(L-n)检测部 而输出的检测信号未被输出时，将前述第2时钟脉冲生成部予以休止。

7.如权利要求6所述的同步型存储装置，其中，前述第1休止部 将与前述外部时钟脉冲的一方波缘同步的信号和为该信号的逆相且延 迟后的信号之中的至少任一方予以屏蔽，且使构成前述第2时钟脉冲 生成部的前述晶体管串列的前述NMOS晶体管的至少一方成为非导通 状态。

8.如权利要求3所述的同步型存储装置，其中具有：

信号屏蔽部，用以在前述第1动作模式时，或/及未从前述(L-n)检 测部输出检测信号时，将为与前述外部时钟脉冲的一方波缘同步的信 号的逆相且延迟后的信号予以屏蔽，且将构成前述第1时钟脉冲生成 部的前述晶体管串列的NMOS晶体管维持于导通状态。