[发明专利]用于低功率操作的具有平衡逻辑层的运算电路

权利要求书

1.一种加法器电路，包括：

多个串联的加法器级，除了最后的加法器级之外的每个加法器级的进位输出连接到随后的加法器级的进位输入；

其中，施加到在至少一个给定的加法器级中的进位输出计算元件的相应输入的进位、产生和传送信号，在所述加法器电路内的所述信号到达所述进位输出计算元件的它们相应的输入的过程中所经历的门延迟的数量上被充分地平衡。

2.按照权利要求1的加法器电路，其中，所述进位输出计算元件包括与-或-反转块。

3.按照权利要求1的加法器电路，其中，所述进位输出计算元件包括或-与-反转块。

4.按照权利要求1的加法器电路，其中，用于计算被施加到所述进位输出计算元件的产生和传播信号的给定加法器级的多个逻辑层与被施加到所述进位输出计算元件的进位信号的关键路径深度相同。

5.按照权利要求1的加法器电路，其中，所述进位信号包括给定加法器级的进位输入。

6.按照权利要求1的加法器电路，其中，在所述多个加法器级的每个中，施加到所述加法器级的进位输出计算元件的相应输入的对应进位、产生和传播信号，在所述加法器电路内的所述信号到达所述进位输出计算元件的它们相应的输入的过程中所经历的门延迟的数量上被充分地平衡。

7.按照权利要求1的加法器电路，其中，所述加法器电路以二进制补码的格式将一对输入操作数求和。

8.按照权利要求1的加法器电路，其中，所述加法器电路包括32位加法器电路。

9.按照权利要求8的加法器电路，其中，所述加法器电路包括四级加法器电路。

10.按照权利要求9的加法器电路，其中，所述加法器电路包括四个级，其中包括第一4位级、6位级、18位级和第二4位级，它们从所述加法器电路的最低阶位到最高阶位依序排列。

11.按照权利要求10的加法器电路，其中，施加到所述第一4位级的进位输出计算元件的进位信号具有对应于两个门延迟的关键路径延迟，并且施加到所述第一4位级的进位输出计算元件的产生和传播信号也具有对应于两个门延迟的关键路径延迟。

12.按照权利要求10的加法器电路，其中，施加到所述6位级的进位输出计算元件的进位信号具有对应于三个门延迟的关键路径延迟，并且施加到所述6位级的进位输出计算元件的产生和传播信号也具有对应于三个门延迟的关键路径延迟。

13.按照权利要求10的加法器电路，其中，施加到所述18位级的进位输出计算元件的进位信号具有对应于四个门延迟的关键路径延迟，并且施加到所述6位级的进位输出计算元件的产生和传播信号也具有对应于四个门延迟的关键路径延迟。

14.按照权利要求10的加法器电路，其中，施加到所述第二4位级的进位输出计算元件的进位信号具有对应于五个门延迟的关键路径延迟，并且施加到所述第二4位级的进位输出计算元件的产生和传播信号也具有对应于五个门延迟的关键路径延迟。

15.按照权利要求1的加法器电路，其中，所述加法器电路被实现为集成电路的一部分。

16.按照权利要求1的加法器电路，其中，所述加法器电路包括数字数据处理器的运算元件。

17.一种用于加法器电路的方法，所述加法器电路包括串联的多个加法器级，除了最后加法器级之外的每个加法器级的进位输出连接到随后的一个加法器级的进位输入，所述方法包括步骤：

向在至少一个给定的加法器级中的进位输出计算元件的相应输入施加进位、产生和传播信号；以及

使用所施加的进位、产生和传播信号来计算所述给定加法器级的进位输出；

其中，所述进位、产生和传播信号在所述加法器电路内的所述信号到达所述进位输出计算元件的它们相应的输入的过程中所经历的门延迟的数量上被充分地平衡。

18.按照权利要求1的加法器电路，其中，所述进位信号包括所述给定加法器级的进位输入。