[发明专利]处理具有最小扇贝纹路的衬底的方法

说明书

技术领域

本发明涉及一种在受控制的工艺条件下通过蚀刻穿由使用等离子体的掩模所限定的结构来获得半导体晶片上的特征的方法和装置。更具体地，本发明涉及一种用于在等离子体蚀刻期间减小扇贝纹路(scalloping)的方法和装置。

背景技术

已经公开的用于各向异性地蚀刻硅和多晶硅膜材料的各种方法包括：差分(difference)、反应式离子蚀刻(RIE)、三极管、微波、电感耦合等离子体源等。一般来说，蚀刻是通过选择性地去除衬底的一部分来将期望的图样或特征转移到衬底的工艺。可通过化学或物理蚀刻来实现衬底蚀刻。通过使用化学反应和/或具有带电粒子的物理能量种类来实现等离子体蚀刻。即，在结合单一气体或多种气体的气体混合物的真空室中生成离子和其它粒子。可以通过施加偏压来使带正电的离子或带有其它电荷的粒子朝向衬底加速以蚀刻衬底。

衬底蚀刻可以在衬底上显示各向异性或者各向同性的特性。被高能电流帐篷(tent)增强的定向离子与聚合体侧壁保护一起趋向于在衬底上提供各向异性更强的蚀刻轮廓。此外，在等离子状态下的气体电离通常包括在等离子体蚀刻期间出现的非通常数量的伴随离子(incident ion)。伴随离子导致各向同性蚀刻，其特征在于，或多或少地在所有方向上均匀地蚀刻。

表示期望图样的负像的掩模覆盖衬底，以限定通过蚀刻去除的区域。掩蔽可以通过本领域技术人员所知的任何一种方法来实现，例如包括：硬掩蔽、抗蚀剂掩蔽、或氧化物掩蔽。例如，硬掩模可包括具有介电材料(例如，氧化硅、氮化硅、和碳化硅)和金属材料(例如，铝金属)的许多材料中的任意一种。正和负抗蚀剂掩模可被用于蚀刻晶体硅、多晶硅、和非晶硅。值得注意地，当选择适当的蚀刻气体时必须考虑掩模侵蚀特性，以实现最小的掩模侵蚀，同时还实现最大的衬底蚀刻。

在图1A至图1C中示出蚀刻轮廓的实例。图1A至图1C示出具有在显示各向同性和各向异性蚀刻特性的衬底上图样化的掩模材料的传统衬底蚀刻的截面图。参照图1A，在截面图中示出具有掩模104的衬底108。图仅是为了示意的目的，并不用于表示刻度比例。在该实例中，可使用本领域公知的许多衬底材料以及本领域公知的许多掩模材料。图1B示出在蚀刻工艺期间的中间步骤的实例。在该实例中，衬底108已经被蚀刻或部分地蚀刻。定向离予112决定主要的蚀刻图样和方向。通常，定向离子112在与衬底基本垂直的方向上蚀刻衬底。如上所述，该特性通常被称为各向异性蚀刻。此外，如上所述，非通常浓度的伴随离子116可存在于电离气体中，其导致了一些各向同性蚀刻。这些伴随离子在不垂直的方向上撞击衬底，导致由扇贝纹路状轮廓118所示的侧壁侵蚀。图1C示出在将掩模层从衬底剥离之后，使用传统方法的蚀刻衬底的一部分的轮廓实例。

在其它实施例中，在硅蚀刻中观察具有氯气的低感光抗蚀剂掩模的选择性。掩模侵蚀率通常依赖于几个因素，包括：气体类型、离子和其它蚀刻剂粒子的反应、温度、以及操作压力。包括氟化氢的气体混合物可减小掩模侵蚀，并提供较好的侧壁保护。使用具有氧气或氮气的蚀刻气体SF₆，具有一些限制地对形成侧壁保护的聚合物或钝化层沉积进行了研究。由在表面上生成的SiO_X或SiN_X形成的介电层通常只有原子层的厚度，并且未覆盖全部区域。该限制使得更加难以控制工艺。当与没有氢气的氟气比较时，氯、溴、和碘类型的气体通常提供更低的蚀刻速度，这些气体还表现出比氟气更小的侧面蚀刻(lateral etching)。已经测试了这些气体的混合物，并提供各种程度的有效的各向异向蚀刻。

沿着蚀刻轮廓(etch profile)侧壁的扇贝纹路是广泛研究的现象。由于扇贝纹路，蚀刻特征的侧壁代替相对的平滑和/或平坦呈现出扇贝状的外观。这种扇贝纹路对合成装置的电和/或物理特性产生负面影响。在其它的优点中，下面描述的本发明的实施例强调扇贝纹路的问题。

根据以上所述，这里提供一种处理具有最小扇贝纹路的衬底的方法。

发明内容

本发明提供了一种处理具有最小扇贝纹路的衬底的方法。通过处理具有最小扇贝纹路的衬底，可以改善特征公差(featuretolerance)和质量。