[发明专利]包括应力灵敏元件的半导体结构以及于半导体结构中测量应力的方法

说明书

技术领域

本发明系关于半导体之制造的领域，并且尤其系关于在半导体结构中之应力的测量。

背景技术

集成电路包括诸如例如晶体管、电容器及电阻器之大量个别的电路元件。这些元件经由电性传导线而内部连接以形成诸如内存元件、逻辑元件及微处理器之复杂电路。在集成电路之该效能上之改良需要特征尺寸之缩减。除了由于减少讯号传递时间而在运算之速度上的增加外，缩减的特征尺寸允许在功能性元件之数量上的增加以扩充该元件的功能性。如今，先进的半导体结构可以包括具有0.1μm或0.1μm以下之特征尺寸。

当诸如电路元件及电性传导线之结构的元件之尺寸增加时，应力之效应变得愈来愈重要。电性传导线通常嵌入于中间层介电物内。若应力产生于中间层介电物内时，在该电性传导线及该中间层介电物之间之机械连接及/或该电性传导线及该中间层介电物所连接之结构元件，诸如其它电性传导线及电路元件，可能是脆弱的。这种情况可能反向影响该集成电路之稳定度并且导致在该电性传导线之间之增加的接触电阻值。该增加的电阻值接着可能反向地影响该集成电路之功能，并且可能由于过多热量之形成而导致该电路之快速退化。应力亦可能导致电性传导线从该电性传导线连接之结构元件而剥离，该剥离可能造成该集成电路之故障。

若该中间层介电物包括经由使用以减低由于寄生电容之讯号传递延迟之低k材料，在该中间层介电物内之应力可能是特别不利的。由于这些材料具有相对弱的键结，该应力甚至导致破裂之形成及/或电性传导线由该中间层介电物剥离。

相反地，应力可以特别地使用以增强电路元件之效能。在半导体材料内之伸张或压缩应力可能造成电子或电洞之修正的迁移率。产生伸张应力增加电子之该迁移率，其中，视该伸张应力之大小而定，可以达到20％之增加，该应力接着直接移转成为在该传导率上之增加。于电子迁移率上之该应力诱发的增加可以经由使用以通过增加电荷载子在该沟道区域内之迁移率而增强N型场效晶体管之效能。另一方面，在P型场效晶体管之该沟道区域内之压缩应力增加电洞之迁移率，该电洞之迁移率可以经由使用以增强该晶体管之效能。

为了要在晶体管之沟道区域内建立伸张或压缩应力，已经提出例如导入硅/锗层或硅/碳层于该沟道区域之内或之下方。另外，在该沟道区域内之应力可以通过沉积张紧的(strained)间隔物层及蚀刻该张紧的间隔物层以建立邻接该闸极电极之具有伸张或压缩的应力之间隔物元件。

因此，在集成电路中之应力可以显著地影响该电路之效能。因此，在半导体结构内之应力之测量在集成电路或该集成电路之结构元件之设计上可能是重要的。

一种依据该项技艺之状态在半导体结构中用于测量应力之方法今将作描述。通常，基板之曲率使用轮廓器(轮廓仪)而作测量，该轮廓器为一种适于通过探针扫描该基板之表面的仪器。接着，材料层沉积于该基板之上。若该材料层之沉积产生应力，该基板将弯曲。因此，该基板之曲率将会改变。在该层之沉积之后，该基板之曲率经由再次测量。接着，在该薄膜内之应力依据该弹性理论所推导之方程式由在该层之沉积之前及之后所量得的曲率而作计算。

在半导体结构中使用习知的应力之测量之其中一个问题在于该基板之厚度参与进入该应力之计算。该基板愈厚，导因于特定应力之曲率之改变愈小，并且因此，该测量愈不敏感。另一方面，薄的基板可通过重力而轻易地变形，该变形亦可能反向地影响该测量之精度。

在半导体结构中之应力之该习知的测量之另一个问题在于该基板之曲率必须测量达到超过数公分之范围，使得该基板之不同均质及/或该沉积层可能在该测量上导致错误的结果。

在半导体结构中之应力之该习知的测量之另一个问题在于欲测量在第一材料及第二材料之间之应力，需提供基板之其中一个材料之组成。尤其若昂贵及/或难于处理之材料需要查询时，这种测量可能显著地增加该测量程序之成本。

在半导体结构中之应力之该习知的测量之另一个问题在于当该半导体结构正在加工时，该测量无法在原处执行。

由于上文提及的问题，存在着在半导体结构中对于允许应力之精确测量之系统及方法之需求。

发明内容

下文呈现本发明之简化的概述藉以提供本发明之某些目的之基本的了解。这种概述并非本发明之详尽的概观。该概述并非意在确认本发明之要件或关键元件或者描绘本发明之范畴。这种概述的单纯目的在于以如同对于后续所讨论之更多详细的说明之前言之简化的形式呈现某些观念。