[发明专利]通过阳极化埋置p+硅锗层获得的应变绝缘体上硅

权利要求书

1.一种制造绝缘体上应变半导体(SSOI)衬底的方法，包括步骤：

提供如下结构：该结构包括衬底、在该衬底上的弛豫的半导体层、在该弛豫的半导体层上的掺杂且弛豫的半导体层、以及在该掺杂且弛豫的半导体层上的应变半导体层，所述弛豫的半导体层、所述掺杂且弛豫的半导体层和所述应变半导体层都具有相同的晶体学取向；

将应变半导体层下方的掺杂且弛豫的半导体层转化成埋置多孔层；以及

对包括埋置多孔层的结构退火，以提供绝缘体上应变半导体衬底，其中在所述退火期间将埋置多孔层转化成埋置氧化物层。

2.根据权利要求1的方法，其中所述提供步骤包括所述弛豫的半导体层、所述掺杂且弛豫的半导体层和所述应变半导体层的外延生长。

3.根据权利要求2的方法，其中所述外延生长包括快速热化学气相沉积、低能等离子沉积、超高真空化学气相沉积、大气压力化学气相沉积或者分子束外延。

4.根据权利要求1的方法，其中所述衬底是晶态半导体衬底。

5.根据权利要求4的方法，其中所述晶态半导体衬底是掺杂的。

6.根据权利要求4的方法，其中所述晶态半导体衬底是含Si衬底。

7.根据权利要求1的方法，其中所述弛豫的半导体层包括具有直至99原子百分比的Ge的SiGe合金层。

8.根据权利要求1的方法，其中所述弛豫的半导体层具有大约10％或更大的测量的弛豫程度。

9.根据权利要求1的方法，其中所述弛豫的半导体层具有亚稳态的并且具有大约1×10⁵个缺陷/立方厘米或更大缺陷密度的表面区。

10.根据权利要求1的方法，其中所述弛豫的半导体层是具有不同Ge含量的渐变SiGe合金层。

11.根据权利要求1的方法，其中所述弛豫的半导体层是掺杂的。

12.根据权利要求1的方法，其中所述掺杂且弛豫的半导体层包括p-型掺杂剂。

13.根据权利要求12的方法，其中在所述掺杂且弛豫的半导体层中存在浓度为大约1×10¹⁹个原子/立方厘米或更大的所述p-型掺杂剂。

14.根据权利要求1的方法，其中所述掺杂且弛豫的半导体层包括含Si半导体。

15.根据权利要求14的方法，其中所述含Si半导体包括Si或SiGe。

16.根据权利要求1的方法，其中所述掺杂且弛豫的半导体层是所述弛豫的半导体层的上部区域。

17.根据权利要求1的方法，其中所述应变半导体层处于压缩或拉伸应变下。

18.根据权利要求1的方法，其中所述应变半导体层包括含Si半导体。

19.根据权利要求18的方法，其中所述含Si半导体包括Si或SiGe。

20.根据权利要求1的方法，其中所述应变半导体层是掺杂剂浓度为大约1×10¹⁵原子/立方厘米或更大的掺杂层。

21.根据权利要求1的方法，其中所述弛豫的半导体层、所述弛豫且掺杂半导体层和所述应变半导体层具有(100)、(110)或(111)的晶体学取向。

22.根据权利要求1的方法，还包括在所述转化步骤前图案化所述应变半导体层。

23.根据权利要求1的方法，其中所述转化步骤包括电解阳极化过程。

24.根据权利要求23的方法，其中在含HF的溶液中进行所述电解阳极化过程。

25.根据权利要求23的方法，其中使用在大约0.05-大约50毫安培/平方厘米的电流密度下操作的恒电流源进行所述阳极化过程。

26.根据权利要求1的方法，其中所述多孔半导体层具有大约0.1％或更大的孔隙度。

27.根据权利要求1的方法，其中在可以可选地包括惰性气体的含氧环境中进行所述退火。