[发明专利]通过阳极化埋置p+硅锗层获得的应变绝缘体上硅

说明书

技术领域

本发明涉及半导体衬底材料及其制造方法。更具体地，本发明涉及应变半导体，例如绝缘体上硅(SSOI)衬底材料，及其避免晶片键合的强壮的制造方法。

背景技术

在半导体工业中，对于通过用绝缘体上应变半导体(SSOI)衬底代替传统的绝缘体上硅(SOI)来提高互补金属氧化物半导体(CMOS)器件的性能一起很感兴趣。这种兴趣的原因是SSOI衬底比传统的SOI衬底提供了更高的载流子(电子/空穴)迁移率。SSOI衬底中的应变可以是压缩应变或者拉伸应变。

制造SSOI衬底的传统方法典型地需要层转移过程，其中将位于弛豫的SiGe层上的应变含Si层转移到操作晶片上。具体地说，传统方法包括首先在含Si衬底表面上产生几微米厚的弛豫的SiGe层。弛豫的SiGe层典型地具有比Si更大的面内晶格参数。接着，在弛豫的SiGe层上生长含Si层。因为与Si相比SiGe层具有更大的面内晶格参数，所以含Si层处于应变状态下。

然后，将包括位于弛豫的SiGe层上的应变含Si层的结构键合到包括绝缘层如氧化物层的操作晶片上。键合发生在应变含Si层和绝缘体层之间。然后，典型地从键合结构中除去含Si衬底和弛豫的SiGe层，从而提供了应变绝缘体上硅衬底。

上述的传统SSOI衬底制备方法是十分昂贵且低产率的，因为它结合了两种相当先进的衬底技术，即高质量、厚SiGe/应变Si生长技术和晶片键合技术。另外，传统制备方法对于制造大量的衬底是没有吸引力的。

鉴于上述情况，对于未来高性能的含Si CMOS产品，需要成本有效且可工艺制造的方法来制造SSOI衬底。

发明内容

本发明提供了成本有效且可工艺制造的生产SSOI衬底的技术方案，其避免了生产SSOI衬底材料的传统技术中典型需要的晶片键合。具体地说，本发明的制造SSOI衬底的方法包括在应变半导体层下方产生埋置的多孔层。然后，使用高温氧化/退火步骤将多孔层转化成埋置氧化物层，从而在处理期间只消耗一部分应变半导体层。

所述方法提供了一种在氧化物层上包括应变半导体层的SSOI衬底，所述氧化物层位于弛豫的半导体模板上。与上述传统方法不同，应变半导体层和弛豫的半导体层具有同等，即等同的晶体学取向。另外，由本发明方法形成的氧化物层是‘高质量的’，即指氧化物层具有大约1微安培或更小的漏电流和大约2兆伏/厘米或更大的击穿电场。

在广义上说，本发明的方法包括步骤：

提供如下结构：该结构包括衬底、在该衬底上的弛豫的半导体层；在该弛豫的半导体层上的掺杂且弛豫的半导体层、以及在该掺杂且弛豫的半导体层上的应变半导体层，所述弛豫的半导体层、所述掺杂且弛豫的半导体层和所述应变半导体层都具有相同的晶体学取向；

将应变半导体层下方的掺杂且弛豫的半导体层转化成埋置多孔层；以及

对包括埋置多孔层的结构退火以提供绝缘体上应变半导体衬底，其中在所述退火期间将埋置多孔层转化成埋置氧化物层。

除了上述方法外，本发明还涉及所形成的SSOI衬底。具体地说，本发明的SSOI衬底包括：

衬底；

在该衬底上的弛豫的半导体层；

在该弛豫的半导体层上的高质量埋置氧化物层；以及

在该高质量埋置氧化物层上的应变半导体层，其中所述弛豫的半导体层和应变半导体层具有相同的晶体学取向。

附图说明

图1A-1D是说明在制造本发明SSOI衬底中使用的基本处理步骤的图示(剖视图)。图1D中所示的本发明SSOI衬底包含两者均未图案化的应变半导体层和埋置氧化物层。

图2A-2B是说明使用本发明方法制造的图案化SSOI衬底的图示(剖视图)。

具体实施方式

现在参考本申请的附图，更详细地说明提供了SSOI衬底制造方法和由该方法生产的SSOI衬底的本发明。仅以举例说明的目的给出附图并因此没有按比例绘制。在附图中，相似和相应的元件由相似的附图标记代表。

本发明的方法从例如在图1A中所示的提供结构10开始。结构10包括衬底12、位于衬底12表面上的弛豫半导体，例如SiGe合金层14、位于该弛豫的半导体层14上的掺杂且弛豫的半导体层16、以及位于该掺杂且弛豫的半导体层16表面上的应变半导体层18。根据本发明，因为层14、16、18都是由外延生长形成的，所以那些层具有相同的晶体学取向。