[发明专利]用于数字相位转换器的方法和装置

说明书

技术领域

本发明一般地涉及一种频率合成器，更具体地说，本发明涉及一种在数字相位转换器中产生输出信号的方法和装置。

背景技术

大量设备，例如，诸如便携式设备的移动应用，要求利用频率合成器工作。这样一种频率合成器包括数字相位转换器(DPC)。图1示出以期望的频率F_OUT产生输出信号42的现有技术DPC 100配置的方框图。DPC 100包括固定频率源10，用于产生频率为F_ref的时钟信号12。因此，时钟信号12包括多个具有上升沿和下降沿而且以频率F_ref出现的连续时钟信号。时钟信号12进一步特征在于多个分别以该时钟脉冲之一的上升沿开始，而以下一个时钟脉冲的上升沿结束的相应连续时钟周期。

DPC 100进一步包括：抽头(tapped)延迟线20，具有M个可调延迟单元(未示出)；复用器40(在此还被称为“MUX”)；以及数字控制器件或者数字模块30，例如，基于累加器的处理器。本技术领域内的普通技术人员应该明白，DPC 100通常包括附加传统单元，为了简洁起见，未示出它们。例如，延迟线20通常是延迟锁定环(DLL)的一部分，它通常还包括构成DLL的稳定电路的检相器、电荷泵以及低通滤波器。

在运行过程中，延迟线20在接收端接收时钟信号12，然后，在Tap[0:M-1]所示的多个输出抽头，产生一组延时(或者相移)时钟信号。根据期望的DPC实现，由延迟线20上的延迟单元产生延时，该延迟单元被级联，而且例如可以是反相栅极、传输线结构等。此外，利用控制信号，例如，输入延迟线20的偏置电压，控制该延迟线上通常作为第一延迟单元，例如，D1的输入的第一点的信号与该延迟线上通常作为第M延迟单元，例如，DM的输出的第二点的信号之间的总时间延迟。例如，该总延迟可以是作为时钟信号12的一个周期的波长(即，360度)、作为时钟信号12的一半周期的半波长(即，180度)，也可以是特定应用期望的任意延迟。理想的是，每个延迟单元在延迟单元输出处重复其时间延迟等于从第一延迟单元的输入到最后延迟单元的输出的总延迟除以延迟单元总数(即，M)的输入波形。

通常，延迟单元D1至D(M-1)每个分别具有相应输出抽头T[1]至T[M-1]，它连接到MUX 40的输入。此外，抽头T[0]通常连接在延迟单元D1的输入与MUX 40的输入之间。延迟单元D1至D(M-1)分别使时钟信号12的传播延迟，然后，在其相应输出抽头T[1]至T[M-1]输出相应相移时钟信号。因此，通过输出抽头T[1]至T[M-1]，将由延迟单元D1至D(M-1)输出的M-1个相移时钟信号与在抽头T[0]输出的时钟信号12(即，具有0时间延迟)一起送到MUX 40的输入。

利用数字控制信号32，MUX 40在数字模块30的控制下以传统方式工作，以便每次将一系列相移时钟信号连接到MUX 40的输出，从而提供要求输出频率F_OUT的输出信号42。数字模块30通常是抽头选择控制器，它包括数字处理来确定要连接到MUX 40的输出的抽头。然后，数字模块30产生用于识别要选择哪个抽头的数字控制信号32，并通过一条或者多条数字控制线将该数字控制信号32(在此还利用标识dig_ctl[0:M-1]表示)送到MUX 40。该实现的最终结果是产生许多其时间延迟通常超过一个输入基准时钟周期的时钟边沿(或者脉冲)。

在产生输出信号42时，必须在用于驱动数字模块30的时钟信号12与沿着延迟线20传播到MUX 40的输出的相移时钟信号之间保持某种相位/时间关系。利用正确的开窗口(windowing)技术保持该相位/时间关系。在此，将开窗口定义为足够早地对MUX 40的输出开启通路，然后，足够晚地关闭该通路，以便在该MUX的输出中检测到期望的所有相移时钟脉冲，而检测不到后续脉冲或者后者脉冲。