[发明专利]具有选择性保持的存储控制

权利要求书

1.一种具有用于存储数据的多个存储单元(C_0，0至C_y，z)的存储电路，所述存储电路包括：

a)至少两条虚电源线(24)，每一个均由所述存储单元的各个组(30-1至30-n)共享；

b)至少两个开关装置(S1至Sn)，用于将电源信号选择性地切换到所述至少两条虚电源线中的相应一个，其中，所述开关装置(S1至Sn)配置用于将所述虚电源线(24)与相应地电势选择性地相连；以及

c)至少两个控制电路(L1至Ln)，用于接收用于将所述存储电路设定为待机或活动状态的全局活动性控制信号(A)以及局部数据保持表示信号(DR1至DRn)，并且用于基于所述全局活动性控制信号(A)和所述局部数据保持表示信号(DR1至DRn)来控制所述至少两个开关装置(S1至Sn)的所分配一个的开关状态，其中，所述局部数据保持表示信号(DR1至DRn)是从存储在所述存储电路的至少一个专用存储单元(DRB_i)中的保持信息中得到的。

2.根据权利要求1所述的存储电路，其中，将所述多个存储单元(C_0，0至C_y，z)配置为单独的集成存储电路。

3.根据权利要求1或2所述的存储电路，其中，所述控制电路每一个均包括逻辑门(22)，逻辑门适合于当所述全局活动性控制信号和所述局部数据保持表示信号均设定为非活动状态时，将所述分配的开关装置设定为打开开关状态，来断开所述电源信号。

4.根据权利要求3所述的存储电路，其中，所述逻辑门(22)适合于当所述全局活动性控制信号和所述局部数据保持表示信号中的至少一个设定为活动状态时，将所述分配的开关装置设定为闭合状态，来连接所述电源信号。

5.根据权利要求1所述的存储电路，其中，所述存储电路是集成的静态随机存取存储器电路。

6.根据权利要求1所述的存储电路，还包括写入装置，用于在对与所述至少一个专用存储单元相关联的一组所述存储单元的至少一个存储单元的写访问期间，将需要的保持信息写入到所述至少一个专用存储单元(DRB_i)中。

7.根据权利要求1所述的存储电路，还包括至少两个附加开关装置，用于将第二电源信号选择性地切换到所述至少两个虚电源线的所述相应一个，其中，基于附加的局部或全局控制信号来控制所述至少两个附加开关装置(S1至Sn)的所分配一个的开关状态。

8.根据权利要求1所述的存储电路，其中，所述多个存储单元(C_0，0至C_y，z)通过低阈值晶体管来实现，并且所述开关装置(S1至Sn)通过高阈值晶体管来实现。

9.一种用于控制存储电路中的数据保持的方法，所述方法包括步骤：

a)将电源信号选择性地切换到至少两个虚电源线的相应一个，每一个虚电源线均由多组存储单元(C_0，0至C_y，z)的相应一组共享，其中，相应虚电源线通过开关装置选择性地切换到基准电势(V₀)，基准电势(V₀)是地电势；以及

b)基于全局活动性控制信号(A)和局部数据保持表示信号(DR1至DRn)来控制所述切换步骤，所述全局活动性控制信号(A)用于将所述存储电路设定为待机状态或活动状态，以及所述局部数据保持表示信号(DR1至DRn)被分配给专用组的存储单元。

10.根据权利要求9所述的方法，其中，所述多组存储单元(C_0，0至C_y，z)配置为单独的集成存储电路。