[发明专利]表面区域进行改性的方法和电子器件

说明书

技术领域

本发明涉及一种对包括沟槽的半导体衬底的表面的表面区域进行改性的方法，包括步骤：将第一层涂到衬底的表面上和沟槽中，并且对第一层提供表面改性处理以实现表面改性。

本发明还涉及一种制造电子器件的方法，包括对沟槽中的表面区域进行改性的步骤。

本发明还涉及一种电子器件，包括配置有实质平面的表面和沟槽的半导体衬底，所述沟槽具有衬底表面中的孔径，并且具有带纹理的沟槽表面。

背景技术

例如，这种方法和器件从US 6,566,22获知。该已知器件中的表面改性处理是提供半球形颗粒状硅，也称作HSG。在该方法中，第一层包括半导体材料，具体地，所述半导体材料是非晶硅或多晶硅。其中所述处理实质使表面变粗糙，使得留下晶粒的纹理化表面。进行这种处理的几种方法是公知的，包括：如EP 546976中所公开的对多晶硅进行刻蚀；以及形成种子层，并且将非晶硅层原位转化为晶粒。后一种转化一般利用热处理来实现。

如US 6,566,222所示的，优选地，仅在沟槽中沉积HSG，并且衬底表面是实质平坦的，以便适合于另外的沉积步骤。公知的方法在完成HSG工艺之后，具体地在已经完全地填充了沟槽之后，使用衬底表面的化学机械抛光(CMP)技术。通常，这种填充包括步骤：沉积电介质材料层和导电材料层，按照共形的方式沉积所述层。结果，沟槽包括其表面被放大了的电容器；依赖于特定的方法和颗粒尺寸，沟槽表面以及因此其容量的放大因子大至约2.5。

该公知方法的缺点是：在应用表面改性处理之前，不允许在半导体衬底中设置结构或特定区域。如果这种结构在衬底表面上，他们在CMP处理中将损坏。如果将这种结构设置在衬底中，他们的组成将由于提供半导体材料的第一层而损坏，具体地，由于提供掺杂有合适的载荷子以便导电的第一层而损坏。可以将保护层用于保护这种表面结构，但是这种表面结构可能在CMP步骤中被损坏。替代地，由于保护层和第一层之间的材料差别的结果，CMP步骤将不会导致合适的结果。此外，保护层不能在整个表面上延伸，因为然后难以提供与已改性的第一层中或在其上的导电层中限定的电极的接触。并且最后，与设置HSG相比，需要更高的温度来执行这种结构和/或任意表面区域的设置。结果，不能适当地颠倒工艺的顺序。

发明内容

因此，本发明的第一目的是提供一种对在开始段落中描述种类的表面区域进行改性的方法，其中不向衬底表面提供表面改性，并且其中不使用化学机械抛光来从衬底表面上去除表面改性。该目的是通过以下方法实现的，包括步骤：

将第一层涂到衬底的表面上和沟槽中；

在刻蚀处理中从衬底的表面上去除第一层；以及

应用衬底改性处理以只在沟槽中进行表面改性。

本发明的有效步骤是在应用表面改性处理之前去除第一层。结果，仅在沟槽中执行该处理。因此，衬底表面没有受到处理，并且不需要通过相对具有污染的CMP处理来去除。

本发明工艺的优点是缩短了工艺。在公知方法中，通过选择性地掺杂第一层来创建沟槽的边缘区。所述边缘区必须足够地进行掺杂，以便减少或者甚至防止半球形颗粒状硅的生长。在本发明的方法中，可以省略该步骤。此外，在填充之后执行的公知方法的CMP步骤包括相当多的层厚度的抛光，例如不仅需要去除已改性的表面，而且需要去除在沟槽中和衬底表面上沉积的任意填充材料。

本发明方法的另外优点是允许在衬底中包括各种不同结构的较大自由度。

在最为优选的实施例中，刻蚀步骤在自对准意义上无掩模地实现。由于沟槽的形状，可以均匀地实现刻蚀处理，并且仍然没有去除沟槽中的第一层，或仅去除了少许程度。具体地，使用干法刻蚀技术，例如反应离子刻蚀或溅射刻蚀。

可选地，可以实现其中选择性地提供刻蚀剂的刻蚀处理。合适的技术包括全部印刷技术，包括喷墨印刷和微接触印刷。这种印刷技术适用于与湿化学刻蚀相结合。

优选地，在应用所述沟槽和第一层之前，将衬底的一部分用保护层覆盖。这允许在应用表面改性处理之前，在保护层下创建特定的衬底区。在第一层掺杂有n型掺杂剂的情况下，需要保护p型掺杂区和实质无载荷子的衬底区。例如，在忍受在表面改性处理中的温度以上的合适的保护层是氮化硅或氧化硅。

这种无载荷子的衬底区的具体示例是公知为高阻半导体材料的衬底类型，并且具体地是高阻硅。对该半导体材料进行处理以便具有非晶顶层，或用电子束等照射以对硅的固有结构进行改性，以及增加电阻率到至少5000hm.cm的量级，优选地甚至10000hm.cm或更多。按照这种方式，认为所述衬底足够电绝缘以作为用于电感器的支撑。