[发明专利]集成电路自测试结构

说明书

技术领域

本发明涉及一种集成电路(IC)结构，具体地，涉及一种信号完整性自测试(SIST)结构。

背景技术

制造技术的进步已经使得在单一半导体集成电路上放置更大规模和更密集的电路成为可能。特别是所述电路以规则的或蜂窝结构而实现的情况下，例如随机存取存储器。与高密度器件相关联的主要问题是该器件的测试。为了保持更高的可靠性，器件测试过程需要提供对所述集成电路中可能出现的缺陷的良好覆盖。

用于提供集成电路测试的一种技术是所谓的SIST结构(信号完整性自测试结构)。SIST结构的目的是允许对表现集成电路电学特性的重要参数进行实时监测。例如，可以提供监测器以检测串扰、电源噪声、衬底噪声、温度、开关活动、时钟占空比等等。SIST结构具有的优点是，可以在使用前的测试和调试过程中、也可以在使用中(在线)执行测试。

附图1是包括预先考虑的信号完整性自测试(SIST)结构的集成电路方框图。集成电路1包括多个功能核心或者模块2。这些模块可以执行模拟、数字或存储功能。为了简单起见，假设所有核心的大小都一样。易于理解的是，这样的技术并不局限于具有同样大小核心的集成电路。另外，为了清楚起见，从框图中省略了执行不同功能核心之间的通信控制的常规互连和总线。

集成电路1包括监测器控制块4，使用监测器选择总线6与多个监测器(图1中未示出)进行通信。参考和比较电路8依赖于从所述监测器接收到的信号而从输出10输出自测试信号。所述监测器经由总线结构12提供监测输出信号。意欲将所述监测器设计作为标准单元，使得可以把它们设置在每个标准单元块之内的任意地方。

附图2示出了来自图1的集成电路的功能核心2。所述核心2包括与解码器14和所述总线结构12相连的多个监测器16。在图2中，为了清楚起见，省略了与所述核心的功能相关的功能块。图2示出了具有四个监测器16的示范性核心。易于理解的是，依赖于所测量的参数，所述核心可以设置有任意数目的监测器。如上所述，不同的检测器用于监测不同的现象：串扰、电源噪声、衬底噪声、温度、开关活动、时钟占空比等等。

SIST结构(图1)允许使用所述监测器选择总线6而访问核心中每一个独立的监测器，所述监测器选择总线由所述监测器控制块4控制。所述监测器控制块4包括存储器，所述存储器包括用于选择特定核心中的确定监测器的特定代码。通常将选定监测器的输出转换为DC值或微分信号，然后将其与所述总线结构12相连。该总线结构12可以直接与所述集成电路的接合焊盘10相连，或者如图所示，可以与参考和比较电路8相连。在一个具体示例中，所述参考和比较电路8进行操作以确定来自监测器的输出信号是否在特定允许范围之内。所述参考和比较电路8可以包含每一种监测器的参考值。

可以将所述监测器控制块4放置在所述集成电路上，但是所述监测器控制块4也可以是外部控制器，例如软件程序或者分析工具。在所有情况下，都必须提供在所有监测器16和所述监测器控制块4之间进行通信的装置。

这种预先考虑的SIST结构具有以下缺点：所述SIST监测器和所述控制器之间的接口连接较为复杂。因此需要提供一种用于SIST结构的简化的接口连接技术。

发明内容

根据本发明的一个方面，提供了一种集成电路，包括：监测器，可操作用于依赖于所述集成电路的已测量参数来产生监测数据；以及连接的自测试控制器，用于从所述监测器接收监测数据，并且可操作用于从所述集成电路输出自测试数据，其特征在于：所述监测器包括输出移位寄存器，并且可操作用于通过所述移位寄存器输出监测数据。

根据本发明的另一个方面，提供了一种对集成电路上的信号完整性自测试进行操作的方法，所述方法包括：使用第一监测器监测所述集成电路的参数，并据此产生监测输出数据；将所述监测输出数据提供给自测试控制器；以及依赖于所述监测输出数据而提供自测试输出数据，其特征在于提供所述监测输出数据包括：向与第一监测器相关联的第一移位寄存器加载所述监测输出数据；对这个监测数据进行定时以通过第一移位寄存器；以及从所述第一移位寄存器输出所述监测数据。

附图说明

图1是示出了集成电路的SIST结构的方框图；

图2是示出了图1中结构的功能核心的方框图；

图3是示出了本发明一个方面的一个实施例的方框图；以及

图4是示出了实现本发明另一个方面的方法的流程图。

具体实施方式

本发明的实施例涉及提供与集成电路上监测器的简化通信，以及允许节省集成电路上监测器所占的区域。