[发明专利]多重掩模和制造不同掺杂区域的方法

说明书

技术领域

本发明涉及多重掩模和制造不同掺杂区域的方法。

技术领域

为了在半导体材料中制造掺杂，尤其适合的是其中注入深度例 如由待注入搀杂剂例如离子搀杂剂的动能所决定的注入方法。此外， 作为替代，如果适当，可以通过设置合适的驱入(drive-in)条件， 尤其是通过运行合适的温度程序，使注入的掺杂剂进一步扩散到半 导体材料中。通过精确协调注入方法和驱入条件，可以以这样的方 式产生不同的掺杂分布。用于监控注入深度的其它已知的可能性在 于监控所注入掺杂剂的量。

在电子元件适合在50V高压使用的情况下，例如，设置最佳的 掺杂分布是尤其重要的，这是由于在存在于元件上的高压影响下特 别容易出现电短路例如朝向衬底或朝向其它元件结构的电短路。然 而，例如由于碰撞电离，这种不适合的掺杂分布同样会导致不期望 的电流。

为了电绝缘晶体管接触，尤其是在高压元件的情况下，通常使 用一个布置在另一个中的具有相反电导率的阱，使得在掺杂第一导 电型掺杂剂的连接区域和掺杂第二导电型掺杂剂的外部绝缘阱之间 的结处，以及在绝缘阱和相反掺杂第一导电型掺杂剂衬底之间的结 处，出现构成载流子势垒的额外空间电荷区。

为了在衬底内相互并排制造不同的深掺杂，迄今为止已使用了 具有不同掺杂掩模的多个掺杂步骤，以便能够对于随掺杂步骤而不 同的注入掺杂剂使用不同的注入剂量或者用于驱入的热预算 (thermal budget)。就所需的额外掺杂掩模和与之相关的额外方法 步骤而言，与制造具有均匀掺杂深度的掺杂区域相比，这需要增加 费用。

为了在衬底内相互并排制造不同类型的掺杂，迄今为止还常使 用具有不同掺杂掩模的多个掺杂步骤。

US 5,300,545A披露了一种可以在单一步骤中在不同区域内制造 相同类型不同程度的掺杂的方法。为此目的，生产的掩模包括多个 具有不同几何特征的区域。由于掩模开口的密度不同，使得掩模中 的不同区域不一致。可由此获得的掺杂强度是掩模开口的密度的函 数。

US 5,512,498A披露了一种在两个主要步骤中使用相同的掩模在 两个不同的区域内制造两种不同掺杂的方法。首先，以相对于旋转 衬底的第一角度实施倾斜注入。随后进行基本垂直注入。在第一区 域内，掩模开口具有较小的深宽比，使得在倾斜注入期间掺杂剂不 能到达衬底。在第二主要掺杂步骤期间，在第一和第二区域之间没 有差别。然而，该方法并不能用相同的掩模产生两种相反的掺杂。

发明内容

因此，本发明的一个目的是确定一种可以使用任意类型的两种 不同掺杂剂的掩模和用于所述掩模的掺杂方法。

该目的通过包括权利要求1的特征的掩模而实现。

本发明的有利构造以及适合此构造的掺杂方法由其它权利要求 表述。

本发明基于产生用于注入的掩模的构思，该掩模负载在衬底上 并且具有至少第一和第二掩模区域，其中所述第一和第二掩模区域 由于与从不同空间方向进行的注入步骤相比具有不同遮蔽(shading) 行为的事实而不同。

不同遮蔽行为通过细长掩模开口实现，其中在第一掩模区域内 的第一掩模开口被定向平行于第一取向，而在第二掩模区域内的第 二掩模开口被定向平行于第二取向，其中所述第一和第二取向彼此 相对形成β<90°的角，所述β角不等于零。这样，在从平行于第一 取向的空间方向进行的第一倾斜注入期间，在第一掩模区域可以实 现相对于注入的最小遮蔽(shading)，而在第二掩模区域可以实现与 之相比的较高遮蔽。随后，衬底可以旋转β角，第二倾斜注入可以 从平行于第二掩模区域的掩模开口的相同空间方向进行，由此在第 二掩模区域获得最小遮蔽，而在第一掩模区域获得较高遮蔽。作为 对旋转衬底的替代方案，当然，也可以从不同于β角的空间方向执 行第二倾斜注入。