[发明专利]具有测试电路的随机存取存储器

权利要求书

1.一种存储电路，包括：

-存储器；以及

-与所述存储器连接的第一测试电路，第一测试电路配置成：

--将从存储单元中读出的数据与所述存储单元的预期数据进行比较，以产生所述存储单元的第一组通过/未过信号；

--将所述存储单元的第一组通过/未过信号压缩成第二通过/未过信号；

--响应数据有效信号而锁存第二通过/未过信号；

--若第二通过/未过信号指示测试未过，则将第二通过/未过信号的锁存保持；

--将第二通过/未过信号与第二测试电路的第三通过/未过信号组合而产生第四通过/未过信号；以及

--将第四通过/未过信号传到第三测试电路。

2.如权利要求1所述的存储器，其中：第一测试电路配置成将从四个存储单元中读出的数据与所述四个存储单元的预期数据进行比较，来产生第一组四个存储单元的四个通过/未过信号。

3.如权利要求1或2所述的存储器，其中：第二测试电路配置成与第一测试电路相同，且第三测试电路配置成与第一测试电路相同。

4.如权利要求1至3中任一项所述的存储器，其中：所述存储器包括动态随机存取存储器。

5.如权利要求1至4中任一项所述的存储器，其中：所述存储器包括同步动态随机存取存储器。

6.如权利要求1至4中任一项所述的存储器，其中：所述存储器包括双数据率同步动态随机存取存储器。

7.如权利要求1至4中任一项所述的存储器，其中：所述存储器包括双数据率二同步动态随机存取存储器。

8.一种存储器，包括：

-第一存储单元阵列；

-多个比较电路，配置成将从第一存储单元阵列的一部分中读出的数据与第一存储单元阵列的所述部分的预期数据进行比较，来产生第一存储单元阵列的所述部分的第一组通过/未过信号；

-第一压缩电路，配置成将第一组通过/未过信号压缩成第二通过/未过信号；

-锁存器，配置成响应数据有效信号而锁存第二通过/未过信号；以及

-合并电路，配置成将第二通过/未过信号与第三通过/未过信号合并，以产生指示第一存储单元阵列的通过/未过状态的第四通过/未过信号。

9.如权利要求8所述的存储器，其中：所述锁存器包括配置成响应所述数据有效信号的上升沿而锁存第二通过/未过信号的触发器锁存器。

10.如权利要求8或9所述的存储器，其中：所述锁存器配置成若第二通过/未过信号指示测试未过，则响应后续的数据有效信号而将第二通过/未过信号的锁存保持。

11.如权利要求8至10中任一项所述的存储器，其中：所述多个比较电路包括配置成将从四个存储单元中读出的数据与所述四个存储单元的预期数据进行比较，以产生第一组所述四个存储单元的四个通过/未过信号的四个比较电路。

12.如权利要求8至11中任一项所述的存储器，还包括第二压缩电路，该电路配置成接收第四通过/未过信号和来自第二存储单元阵列的第五通过/未过信号，并产生第一存储单元阵列和第二存储单元阵列的总体通过/未过信号。

13.如权利要求12所述的存储器，还包括：

三态缓冲器，它配置成响应启动信号而将所述总体通过/未过信号传到数据暂记区。

14.一种存储器，包括：

-将预期数据写到存储单元阵列的一部分的部件；

-从所述存储单元阵列的所述部分中读出数据的部件；

-将从所述存储单元阵列的所述部分中读出的数据与预期数据进行比较以产生所述存储单元阵列的所述部分的一组第一通过/未过信号的部件，所述存储单元阵列的所述部分中的存储单元各有一个第一通过/未过信号；

-将所述存储单元阵列的所述部分的该组第一通过/未过信号合并而产生第二通过/未过信号的部件；以及

-响应数据有效信号而锁存第二通过/未过信号的部件。

15.如权利要求14所述的存储器，还包括：

若第二通过/未过信号指示测试未过，则响应后续的数据有效信号而将第二通过/未过信号的锁存保持的部件。