[发明专利]在连续在线阴影掩模沉积工序中利用选择性等离子蚀刻形成过孔的系统及方法

说明书

技术领域

本发明涉及在基板上形成电子元件的阴影掩模沉积系统及方法，更具体地涉及在阴影掩模沉积工序中形成过孔。

背景技术

通常，在诸如半导体器件等多层式电子器件中，为了连接两个或更多个导电层，需要用导通孔(via)提供穿过非导电层(绝缘体或介电层)的导电路径。导通孔是通过采用导电材料填充或内衬过孔(via hole)(或通孔)而形成的结构，导通孔用于将多层式基板中的两个或更多个导电层电连接。

在典型的微电路制造工序中通过如下方式形成导通孔，即：将阻蚀材料的图案或模板放在将要形成导通孔的层上，然后将蚀刻介质施加到晶片上以去除未受阻蚀材料保护的区域。通过作为减成性湿化学工序的所谓光刻工序将称为光阻剂的阻蚀材料图案化。

由于光刻为减成性工序，因此该工序非常适于在多层式电子器件的制造过程中形成过孔。多层式电子器件的制造工序包括多个沉积以及蚀刻步骤，以便于限定导体、绝缘体和导通孔的合适图案。在多层式电子器件中制造导通孔的示例性光刻处理步骤包括：将过孔的光阻图案放在绝缘层上；显影图像，于是光阻剂留在除导通孔位置之外的任何位置；烘烤图像；蚀刻结构，于是蚀刻材料溶解绝缘层，而不溶解光阻剂，从而在没有光阻剂的区域中形成绝缘层中的孔，同时不损坏下层的导体；以及去除剩余光阻剂，这将绝缘层(过孔穿过其中)留在下层导体的顶面上。可以看到，多层式电子器件的制造工序利用了多个沉积以及蚀刻步骤，以便于限定一个或多个合适的图案，尤其是导通孔的图案。

因为采用光刻制造工序形成诸如半导体器件等多层式电子器件所需的步骤数量较大，所以大批量制造所需的生产能力足够的铸造车间非常昂贵。此外，因为制造工序的性质，生成设备必须在一级或十级洁净室中使用。另外，因为所需的设备数量以及每台设备的尺寸较大，所以洁净室必须具有相对较大的面积，这是比较昂贵的。

气相沉积阴影掩模工序众所周知，并且多年来已经用于微电子器件的制造。与光刻工序相比，气相沉积阴影掩模工序的成本大大降低，并且制造工序更简单。然而，与光刻制造工序相比，气相沉积阴影掩模工序为在真空环境中进行的加成性工序。为了通过阴影掩模气相沉积形成图案，在掩模中需要开口(孔)，以便允许材料从其中通过。然而，为了形成非沉积区域(诸如过孔)，在掩模中需要阻挡件，以便阻挡这些区域使得材料不会沉积于其上。因此，为了制造过孔，需要非连接岛形式的陆块(land mass)来阻挡导通孔位置。由于没有材料支撑阻挡区域，因此采用阴影掩模是不能实现这一点的。

此外，作为加成性工序，连续在线的卷式阴影掩模沉积工序存在如下技术方面的挑战，即：在不中断工序的情况下制造过孔。举例来说，将一个或多个光刻步骤插入高效的在线卷式阴影掩模沉积工序中是低效而不现实的。

因此，需要在自动化的阴影掩模真空沉积工序中制造过孔的方法及装置，这是现有技术中没有公开的。

发明内容

本发明公开一种阴影掩模气相沉积方法，包括：(a)在基板上气相沉积第一导体层；(b)在所述第一导体层上气相沉积绝缘层；(c)经由阴影掩模等离子蚀刻所述绝缘层，以便在其中限定过孔，所述第一导体层的至少一部分透过所述过孔露出；以及(d)至少在所述绝缘层上气相沉积第二导体层，其中，所述过孔中的导电体将所述第一导体层和所述第二导体层电连接。

所述导电体可以通过在所述过孔中沉积所述第二导体层而形成。

本发明还公开一种阴影掩模气相沉积方法，包括：(a)在基板上气相沉积第一导体层；(b)在所述第一导体层上气相沉积绝缘层；(c)以一定方式至少在所述绝缘层上气相沉积第二导体层，以便限定所述第二导体层中的开口；(d)经由所述第二导体层中的开口而等离子蚀刻所述绝缘层，以便限定所述绝缘层中的过孔，所述第一导体层的至少一部分透过所述过孔露出；以及(e)经由阴影掩模中的孔以及所述第二导体层中的开口在所述过孔中气相沉积导电填充剂，于是所述导电填充剂形成将所述第一导体层和所述第二导体层电连接的导电体。

步骤(d)可以包括：气相沉积所述第二导体层的第一部分，并且气相沉积所述第二导体层的第二部分，从而使得所述第二导体层的第二部分与所述第二导体层的第一部分部分地重叠。所述第二导体层中的开口可以仅仅通过所述第二导体层的第一部分和第二部分的气相沉积而形成。

各气相沉积步骤可以经由不同的阴影掩模来进行。在气相沉积各层之前，可以将所述基板平移到相对于相应阴影掩模的所需的位置。