[发明专利]光刻胶和刻蚀残留物的低压去除

说明书

相关申请的交叉引用

本申请与2002年9月30日提交的未决美国专利申请no.10/259,381有关，该申请的全部内容通过引用结合于此。本申请与2004年12月30日提交的题为“LOW-PRESSURE REMOVAL OF PHOTORESIST AND ETCHRESIDUE”的未决美国专利申请(律师案卷号no.262408US6 YA)有关，该申请的全部内容通过引用结合于此。

技术领域

本发明涉及等离子体处理，具体而言涉及在半导体微制作中的刻蚀工艺之后的光刻胶和刻蚀残留物(etch residue)的清洁和去除。

背景技术

等离子体处理系统被用在半导体、集成电路、显示器和其他器件或材料的制造和处理中，以从诸如半导体衬底之类的衬底上去除材料或在其上沉积材料。半导体衬底的等离子体处理(用于将集成电路的图案从光刻掩模转移到衬底上，或在衬底上沉积介电或导电膜)已变为工业中的标准方法。

在半导体处理中，在刻蚀各种类型的膜时，集成挑战和折衷仍然存在。传统上，介电层图案化有用于沉积导电材料以形成垂直接触的开口。在图案化工艺期间，抗蚀光刻胶层和/或硬掩模层被沉积在介电层上，暴露于选定图案并被显影。然后在等离子体环境中刻蚀分层结构，其中图案化的光刻胶层限定了介电层中的开口。

在刻蚀步骤之后，在经刻蚀的特征和室壁上常常观察到光刻胶残余和刻蚀残留物(例如，聚合物碎片)。等离子体清洁(也称为现场灰化)中的一个集成挑战是成功地去除光刻胶残余和刻蚀残留物，同时避免侵蚀周围的层。已知系统已经使用一步灰化工艺，其中施加的衬底的偏置在整个灰化工艺期间维持恒定。

卤代烃气体常用在介电层的刻蚀中，介电层例如是氧化物和较新的含SiOC的低k介电材料。这些气体已知生成氟碳聚合物刻蚀产物，其可以在介电刻蚀工艺期间沉积在处理室的内表面以及衬底表面上。

图1示出了一步灰化工艺的示例性剖视图。在用于从结构100去除光刻胶106的传统一步灰化工艺期间，氟碳聚合物被从室壁释放/刻蚀(常常称为记忆效应，memory effect)，并且可能攻击下层的介电层104和覆盖层102(例如SiN、SiC)，导致介电层的磨损108和覆盖层损耗110，有时甚至穿过覆盖层102并攻击下层的导电层(例如铜，未示出)。该效应在晶片边缘处由于接近室壁的高氟碳聚合物浓度而可能非常明显。或者，结构100还可以包含氟碳聚合物沉积。

在传统的一步灰化工艺期间，可用含氢等离子体去除光刻胶。为了避免灰化后残留物的形成，某一偏置功率被施加到衬底夹持器。在该工艺期间，来自于先前的电介质刻蚀的室壁上的氟碳沉积也被刻蚀，从而在等离子体中释放氟游离基。随着偏置被施加到衬底夹持器，这些氟游离基可能侵蚀下层的介电膜并消耗覆盖层。通过减小偏置或施加零偏置，可以减少介电膜侵蚀和覆盖层消耗，但是仍然可以观察到灰化后残留物。

可能导致以上的室问题的传统一步灰化工艺可以包括下面的等离子体工艺条件：室压强＝50mTorr，RF偏置＝150W，O₂流率＝200sccm。

在半导体制造中，传统一步灰化工艺常常在处理室中执行，其中内部室表面(和要灰化的衬底)可能包含来自于先前的电介质刻蚀工艺的基于氟碳聚合物的沉积。或者，一步灰化工艺可以在已经清洁掉来自在先刻蚀工艺的聚合物沉积的处理室中执行。

发明内容

本发明的目的是提供一种等离子体处理方法，该方法用于从衬底上去除光刻胶残余和刻蚀残留物，同时相比于一步灰化减少对周围的衬底层的侵蚀。

以上和其他的目的是利用两步现场等离子体灰化工艺实现的，该工艺采用了包括含氢气体的处理气体。在第一灰化步骤期间，向衬底位于其上的衬底夹持器施加第一低偏置水平或零偏置水平，而在第二灰化步骤期间施加第二偏置水平。在第二灰化步骤中等离子体处理室中的压强小于20mTorr。

在第一灰化步骤期间，在向衬底施加低或零偏置时，衬底和处理室的内表面/壁上的显著量的光刻胶残余和刻蚀残留物被刻蚀并从室中去除，同时对剩余衬底层的侵蚀得以最小化。在第二灰化步骤期间，施加增大的偏置，并继续灰化工艺，直到光刻胶残余和刻蚀残留物被去除为止。

附图说明

对本发明和其许多附带优点的更完全理解将从下面的具体实施方式中变清楚，尤其当结合附图考虑时，在附图中：

图1示出了一步灰化工艺的示例性剖视图；

图2示出了两步灰化工艺的示例性剖视图；