[发明专利]用于测试由支电路组成的半导体电路的测试方法和制造方法

权利要求书

1.一种用于测试由支电路(14)组成的半导体电路(13)的测试方法，该半导体电路借助于以下部分制造：

用于半导体电路(13)的规范(E1)；

设计(E2)，所述设计以在系统级上功能性地转换规范的硬件描述语言为基础；

逻辑综合(E3)，用于通过电子器件结构性地实施功能设计，用于形成所述半导体电路(13)的总电路布置中的支电路布置(14)；

布图设计(E4)，用于在半导体基板上拓扑地转换具有所述电子器件的所述总电路布置；并且借助于

根据所述布图设计(E4)处理(H1)所述半导体基板以形成所述半导体电路(13)；

以下列测试方法步骤测试所述半导体电路(13)的规范功能：

a)将测试图(T1)耦合输入所述半导体电路(13)中，

所述测试图包括具有相应的测试信号长度和测试信号电平的测试信号序列；

b)将功能结果(T2)从所述半导体电路(13)中耦合输出；

c)将所述半导体电路(13)的耦合输出的功能结果(T3)与相应的规范比较；

其中，从至少一个预先生成的测试参数表(TP1...TPN)中选出用于所述测试图的测试信号长度和/或测试信号电平的至少一个选项；以及

其中，具有测试信号长度及测试信号电平的这些值的、用于支电路布置(14)的所述至少一个测试参数表(TP1...TPN)在所述逻辑综合期间(E3)生成。

2.根据权利要求1所述的测试方法，其特征在于，所述测试参数表(TP1...TPN)具有所述支电路布置(14)的针对测试图的待调节的内部电压值(T1...TN)。

3.根据权利要求1或2所述的方法，其特征在于，针对每个所述支电路布置(14)生成一个所述测试参数表(TP1...TPN)。

4.根据前述权利要求中的至少一个所述的测试方法，其特征在于，待测试的半导体电路(13)形成存储器器件。

5.根据前述权利要求中的至少一个所述的测试方法，其特征在于，并行地实施用于测试相同的所述半导体电路(13)的方法。

6.根据前述权利要求中的至少一个所述的测试方法，其特征在于，所述方法借助于用于测试所述存储器器件(13)的可编程存储器测试器(26)实施。

7.根据前述权利要求中的至少一个所述的测试方法，其特征在于，在使用所述测试参数表的选项中的所述测试参数表(TP1...TPN)以测试多个所述规范的情况下时，相继将多个测试图耦合输入到所述半导体电路(13)中。

8.根据前述权利要求中的至少一个所述的测试方法，其特征在于，所述半导体电路(13)具有内部的测试控制装置(25)并且所述半导体电路(13)可通过测试控制信号(TCTR)置入一种测试模式中，其中在所述测试模式中，所述测试控制装置(25)改变所述支电路布置(14)的运行参数(T1...TN)以识别所述运行参数(T1...TN)的容差范围，并且其中根据所述测试参数表(TP1...TPN)生成所述测试控制信号(TCTR)。

9.根据权利要求8所述的测试方法，其特征在于，所述运行参数(T1...TN)具有内部的电压、参考电位(VREF)或者信号边沿形状。

10.一种用于可编程的存储器测试器(26)以实施用于根据权利要求1至9中任一项所述的测试至少一个半导体存储器器件(13)的测试方法的顺序程序(1)，具有以下程序步骤：

a)借助于第一预给定的标准测试图实施第一标准测试流程(2-7)以通过耦合输入标准测试图、耦合输出相应的功能结果和将所述耦合输出的功能结果与所述规范进行比较来测试第一规范；

b)借助于改变了的标准测试图重复所述第一标准测试流程(3、4、5)，其中各个标准测试图这样地构建，即设置用于接入来自测试参数表(TP1...TPN)的测试参数(T1...TN)的空数据域(9，10，11，12)；

c)根据不同的标准测试流程(2-7)的比较结果将受测试的半导体存储器器件(13)分类成满足规范或不满足规范。