[发明专利]半导体器件的寿命的动态估算

说明书

技术领域

本发明的实施例涉及半导体器件，更具体而言，涉及确定这种器件的预期寿命。 

背景技术

半导体器件的寿命(即，其无故障工作时间)的测量涉及当前和未来的工艺，因为晶体管和其他结构将变得更小，退化得更快。现有的预测这种器件的寿命的方法是静态方法，其在温度、电压和频率方面针对整个器件寿命假设固定条件。然而，其动态特性可能与所假设的固定条件相差悬殊。此外，集成电路(IC)内的每一资源都在不同的条件下工作，因而对于不同的资源将产生不同的寿命。 

器件寿命一代一代缩短。此外，寿命取决于诸如不同的工作电压和温度的实际工作参数以及不同技术的缩放(scaling)趋势。这一逐渐缩短的寿命源自若干退化源：电迁移、应力迁移、时间相关介质击穿(TDDB)、负偏置温度不稳定性(NBTI)和热循环。假设由这些因素导致的故障率均匀地分布在五个源上。通常将这一故障率称为故障时间比(failures in time，FIT)，即，10⁹小时内的预期故障数量。可以采用FIT值获得作为1/FIT的平均无故障时间(MTTF)，这是业内通常采用的测度。对于任何技术而言，均可以通过假设在固定条件(例如，温度、电压、频率和利用率)下稳态运行而获得MTTF。 

然而，温度、电压、频率和利用率都会随着电路寿命而变化，因而稳态机制无法准确预测器件的寿命。因此，有必要改进寿命测量。 

附图说明

图1是根据本发明的一个实施例的处理器的方框图； 

图2是根据本发明的另一实施例的处理器的方框图； 

图3是根据本发明的一个实施例的方法的流程图； 

图4是根据本发明的一个实施例控制资源的流程图； 

图5是根据本发明的实施例的多处理器系统的方框图。 

具体实施方式

在各个实施例中，可以执行对诸如处理器、存储器控制器和其他功能单元的半导体器件的剩余寿命的动态估算。可以在每个器件(例如，集成电路(IC))的基础上或者在更细粒度的基础上进行动态寿命估算。例如，在用于处理器的实施例中，可以在多内核处理器中在每个内核的基础上进行寿命估算。此外，在其他实施方式中，可以在每个块的基础上进行寿命估算，例如，在每个功能单元、高速缓存结构、寄存器堆或者其他块的基础上进行寿命估算。 

寿命估算可以既考虑器件的工作时间，又考虑器件处于空闲状态的时间。通过这种方式，可以确定剩余寿命的精确估算。如以下将进一步讨论的那样，可以按照周期性间隔执行对器件的使用情况或者所谓的里程(mileage)的判断，从而使寿命估算可以准确地反映器件的动态工作条件。此外，在各个间隔处，可以将所确定的里程与器件寿命的静态估算进行比较。通过这种方式，可以有规则地判定所估算的剩余寿命。利用这一估算的剩余寿命，可以按照(例如)延长其寿命的方式，或者按照在考虑剩余器件能力的情况下通过控制器件来改善或者延续其性能的方式对器件加以控制。 

现在参考图1，其示出根据本发明的实施例的处理器的方框图。如图1所示，处理器10可以是具有第一内核(即内核A)20和第二内核(即，内核B)30的双内核处理器。尽管在图1的实施例中示出了双内核，但是应当理解，本发明的范围不受这样的限制，在其他实施例中，单内核或者多内核处理器也可以利用本发明的实施例。 

仍然参考图1，所示出的第一内核20包括各种块，所述块包括一个或多个执行单元22、一个或多个寄存器堆24以及一个或多个高速缓存26。当然，指定的内核架构可以包括额外的块，例如，存储器类结构(寄存器堆、高速缓存、队列等)和其他组合电路(执行单元、解码逻辑等)。在各 个实施例中，执行单元22可以采取各种形式并且可以例如包括一个或多个标量处理单元，例如，整数单元和浮点单元。此外，一个或多个单指令多数据(SIMD)单元可以连同诸如地址生成单元等其他功能单元一起存在。此外，第一内核20包括例如可以为微控制器的控制器28。控制器28可以用于执行根据本发明的实施例的动态寿命估算方法。此外，在一些实施例中，控制器28还可以至少基于所确定的估算剩余寿命控制执行单元22的操作，在下文中将对其做进一步讨论。