[发明专利]一种支持随机指令测试的微处理器FPGA验证装置

权利要求书

1、一种支持随机指令测试的微处理器FPGA验证装置，包括：一电源及时钟产生电路(12)，与被验证微处理器(11)连接；其特征在于，还包括：

一主控制电路(10)，该主控制电路(10)具有一处理器接口用于连接被验证微处理器(11)；

一工作内存(13)和一参考内存(14)分别通过主控制电路(10)上的存储器接口与所述主控制电路(10)连接；

所述主控制电路(10)还具有一个与外部工作站连接的通讯接口；

所述主控制电路(10)通过PCI总线与工作站通讯，主控制电路(10)通过与工作站通讯接口接收工作站端生成的数据，包括启动仿真指令、用于测试随机指令序列、被验证微处理器(11)的初始化数据、存储器的初始化数据、随机指令执行后存储器的正确结果数据、随机指令执行后微处理器(11)内部寄存器的正确结果数据；所述主控制电路(10)将工作站生成的随机指令下载到所述工作内存(13)中，将工作站生成的正确结果数据下载到所述参考内存(14)中；所述主控制电路(10)对被验证微处理器(11)初始化，读取被验证微处理器(11)内部寄存器的状态值；主控制电路(10)提供对被验证微处理器(11)执行随机指令的结果进行正确性检测，该正确性检测包括对工作内存(13)内容的比较和对微处理器(11)内部寄存器内容的比较。

2、根据权利要求1所述支持随机指令测试的微处理器FPGA验证装置，其特征在于，所述主控制电路(10)由FPGA实现。

3、根据权利要求1或2所述支持随机指令测试的微处理器FPGA验证装置，其特征在于，所述主控制电路由(10)四个模块组成：与工作站通讯模块(101)、与处理器通讯模块(102)、存储器控制模块(103)和结果检测模块(104)。

4、根据权利要求1所述支持随机指令测试的微处理器FPGA验证装置，其特征在于，所述工作内存(13)和参考内存(14)采用SDRAM或者DDR SDRAM。