[发明专利]一种支持随机指令测试的微处理器FPGA验证装置

说明书

技术领域

本发明涉及微处理器设计验证，尤其是涉及通用微处理器设计的仿真验证中FPGA(Field Programmable Gates Array，简称FPGA)物理原型验证装置。

背景技术

目前，在通用微处理器设计的功能验证中，动态模拟仿真仍然是占主导地位的验证方法。动态的模拟仿真验证主要包括软件HDL(Hardware DescriptionLanguage，简称HDL)模拟仿真和硬件的FPGA物理原型进仿真。使用软件HDL仿真方法具有的优点：第一，使用软件仿真的灵活性较高，对设计的模块级、微体系结构级和系统级各种层次都可以进行仿真验证；第二，使用软件仿真的方法可以提供非常良好的调试环境，通常可以使用图形界面进行信号级调试，而且具有信号完全地可见性；第三，使用软件仿真能够通过带约束的随机测试和设计覆盖率分析等多种方法进行验证。

在现代微处理器的系统级设计验证中，随机指令测试成为主要的测试手段，该手段需要运行海量的随机指令以达到充分的验证。但是，随着现代微处理器性能的提高，微处理器的设计复杂度也越来越大，在使用软件模拟器进行随机指令验证时仿真速度成为全部验证流程中的瓶颈，要达到比较充分的验证就需要大量的硬件资源来支持。例如INTEL公司在进行PentiumIV的逻辑功能验证时，使用软件模拟器对设计进行仿真的速度是5-10Hz，设计验证人员使用了6000个节点的PC Farm同时并行进行仿真才保证了验证的充分性。而对于其它一些设计团队来说是无法提供如此庞大的硬件资源进行仿真验证，因此需要新的方法来加速仿真验证的速度。

现有技术中，实现加速仿真的主要方法是使用FPGA物理原型验证系统，在传统的FPGA环境中包括系统主板和相应的外部设备。如图1所示，在系统主板上有系统芯片1(包括北桥芯片2和南桥芯片3)，储存器4，显示设备5和电源及时钟发生器8，还有其它接口电路如USB接口6、以太网接口7等。将微处理器的RTL(RegisterTransfer Level，简称RTL)设计通过综合和布局布线过程生成相应的FPGA物理网表烧入到FPGA中，运行相应的系统软件和应用软件。使用FPGA物理原型验证的优点是：(1)能够非常快的运行测试程序，测试程序主要是系统程序比如操作系统和应用程序，速度可以是软件仿真的1000倍以上；(2)测试过程工作在实际的目标系统环境中。但是，使用这样的FPGA系统无法完成随机指令的测试工作，原因有两点：首先，现有的FPGA验证系统在不运行操作系统的情况下无法将随机指令装载到内存中去；其次，现有的FPGA系统没有提供对随机指令程序的结果进行正确性检验机制。

在软件HDL模拟器上运行随机测试指令的正确性检验方法是由ISS生成每条指令所对应的正确结果，在程序运行期通过专门设计的结果检测模块负责将模拟仿真的结果与正确结果相比较，从而发现设计的运行错误。而这样的检测机制在现有的FPGA系统中是不提供支持的。

因此，针对现有技术的不足，人们就希望有一种支持随机指令测试的微处理器FPGA验证装置。

发明内容

本发明的目的是克服现有技术的不足，提供一种新的能够支持微处理器的随机指令验证测试的FPGA物理原型仿真验证装置。

为了达到上述目的，本发明采取如下技术方案。

一种支持随机指令测试的微处理器FPGA验证装置，如图2所示，包括：

一主控制电路10，该主控制电路10具有一处理器接口用于连接被验证微处理器11；

一电源及时钟产生电路12，与被验证微处理器11连接；

一工作内存13和一参考内存14分别通过主控制电路10上的存储器接口与所述主控制电路10连接；

所述主控制电路10还具有一个与外部工作站连接的通讯接口。

在上述技术方案中，所述主控制电路由FPGA实现。

在上述技术方案中，所述主控制电路由10四个模块组成：与工作站通讯模块101、与处理器通讯模块102、存储器控制模块103和结果检测模块104。