[发明专利]一种低存储器开销的固定基FFT处理器及其方法

权利要求书

1，一种操作数无冲突生成的低存储器开销的固定基FFT处理器，其特征为，引入8个循环移位寄存器，并将存储器划分为8个存储体，实现8个操作数并行访问，同时对于每帧的输入计数寄存器按帧交替按照大端、小端译码模式，实现本帧时域点输入和上帧频域点输出共享同一存储器，蝶算单元需要的8个操作数的地址由大端、小端译码模式产生，并且8个操作数分散在8个不同的存储体中，可以并行访问。

2，根据权利要求1所述的操作数无冲突生成的低存储器开销的固定基FFT处理器，其特征在于，输入序列以64点为单位交替按照大端、小端译码模式产生写入地址，该地址与输出序列完全一样，可以实现输入输出共享同一存储器。

3，根据权利要求2所述的操作数无冲突生成的低存储器开销的固定基FFT处理器，其特征在于，输入时域点顺序，输出时域点也为顺序。

4，根据权利要求1所述的操作数无冲突生成的低存储器开销的固定基FFT处理器，其特征在于，低存储器开销的固定基FFT处理器由控制逻辑部件(1)、运算RAM存储器(2)、网络(3)、蝶算单元(4)、旋转因子复数乘法单元(5)、旋转因子ROM(6)、I/O共享RAM存储器(7)组成，控制逻辑部件(1)控制运算RAM存储器(2)、蝶算单元(4)、旋转因子ROM(6)以及I/O共享RAM存储器(7)，运算RAM存储器(2)通过网络(3)连接于蝶算单元(4)和旋转因子复数乘法单元(5)，旋转因子复数乘法单元(5)连接于旋转因子ROM(6)。

5，一种操作数无冲突生成的低存储器开销的固定基FFT处理器的工作方法，采用基-8FFT算法，引入8个循环移位寄存器，并将存储器划分为8个存储体，实现8个操作数并行访问，同时对于每帧的输入计数寄存器按帧交替按照大端、小端译码模式，实现本帧时域点输入和上帧频域点输出共享同一存储器，其步骤如下：

步骤1，FFT处理器初始化完成，进入工作状态，当第一帧时域数据输入时，按照大端译码模式生成块地址和点地址，输入第一帧时域数据串行写入I/O共享存储器；

步骤2，第一帧时域数据写入完成后，I/O存储器轮换成为运算存储器，FFT处理器从写满第一帧时域数据的运算存储器中并行读取操作数；

步骤3，运算存储器读出的数据经过对准网络进入蝶算单元；

步骤4，蝶算单元处理后的数据进入复数乘法单元；

步骤5，经过复数乘法运算后的数据通过数据对准网络再原位写回运算存储器；

步骤6，步骤2到步骤5的过程要反复若干次，直到FFT运算完成，每一次运算从运算存储器中抽取操作数的地址由控制逻辑部件(1)产生；

步骤7，在FFT运算的同时，第二帧时域数据输入I/O存储器；

步骤8，第一帧时域数据FFT运算完成后，运算存储器轮换为I/O共享存储器，I/O存储器轮换为运算存储器，此时，开始第二帧时域数据的FFT运算，同时，第一帧频域数据开始输出，第三帧时域数据数据开始写入，两者共享I/O存储器。

以上过程一直进行下去，运算与输入输出同时进行，从而获得了连续流处理的性能，并且存储器开销得到了减小。