[发明专利]一种低存储器开销的固定基FFT处理器及其方法

说明书

技术领域

本发明涉及无线通讯技术领域，特别是一种操作数无冲突生成的低存储器开销的固定基FFT处理器及其方法。

背景技术

当FFT(快速傅立叶变换Fast Fourier Transformation)进行原位运算时，具有最小的存储体开销，如N点数据进行FFT，不考虑输入输出，则只需N字节存储器。若考虑输入输出，常规架构需要3N字节的存储器，分别为输入RAM，运算RAM，输出RAM，这三个缓存存储器一直轮换，即可以保证FFT进行连续运算，即每帧无间断输入输出，该方法可以在FFT处理器内部倍频获得高的数据吞吐量。

OFDM(正交频分复用)是一种多载波调制，具有频谱利用率高、抗多径干扰与频率选择性衰减能力强等优点，在无线通信中获得了广泛的应用。无线局域网(WLAN)IEEE802.11a标准即采用OFDM作为物理层的调制和复用技术。

针对移动无线通信设备应用，这里提出了一种低存储器开销，可以进行连续FFT处理的算法和相应架构。该算法的核心是操作数并行无冲突地址产生，以及紧凑压缩存储器读写时序，该架构运算速度提高，并且只需要2N字节存储器，相对于无优化的3N字节存储器，缩减为66.7％，采用该方法可以设计出低存储器开销(存储器开销：指处理器内部使用的SRAM存储器的字节数)的FFT处理器IP硬核，有利于减小SoC芯片面积。

操作数：1965年，Cooley-Tukey两位学者提出了FFT算法，顺序输入FFT处理器的数据经抽取后，输入蝶算单元进行复数乘法、累加，本说明书将输入蝶算单元的数据称为操作数。

存储器交织架构以及操作数无冲突生成：输入FFT处理器的数据均存储在SRAM存储器中，一个SRAM存储器可以由多个存储体构成，存储器对应页面地址，存储体对应块地址，每个存储体内的地址称为点地址(对于基-8FFT处理器，一个存储器划分为8个存储体)，通过以上划分方法，得到存储器交织架构，增大了存储器的带宽，即在一个时钟周期可以并行读取(或存储)多个操作数，如果不进行存储器交织，一个时钟周期只能并行读取(或存储)一个操作数。

发明内容

本发明的目的在于提供一种低存储器开销的固定基FFT处理器及其方法。特别是一种操作数无冲突生成的低存储器开销的固定基FFT处理器及其方法。

这里提出的基8FFT架构含有两个SRAM存储器(一种全同步、全静态的随机访问存储器)，分别为I/O共享存储器，FFT运算存储器，每个存储器都分为8块存储体，每个存储体对应一个块地址，以十进制数表示为0，1，...，7。每个存储体内均有8个字节，其地址定义为点地址，以十进制数表示为0，1，...，7。每个字节的地址由块地址、点地址共同表征。对于每帧输入的数据，按时间序列进行标记，依次为0，1，2，...，63，输入输出共用一个6位累加寄存器IO_CNT_REG计数，溢出值为111111。图1中的输入序列1写入地址按照图2.a进行译码，数据依次写入I/O共享存储器的8个存储体中。输入序列1写入完成后，进行按频域抽取FFT运算，采用下面的算法并行访问存储体。

一种操作数无冲突生成的低存储器开销的固定基FFT处理器，引入8个循环移位寄存器，并将存储器划分为8个存储体，实现8个操作数并行访问，同时对于每帧的输入计数寄存器按帧交替按照大端、小端译码模式，实现本帧时域点输入和上帧频域点输出共享同一存储器，蝶算单元需要的8个操作数的地址由大端、小端译码模式产生，并且8个操作数分散在8个不同的存储体中，可以并行访问。

所述的操作数无冲突生成的低存储器开销的固定基FFT处理器，输入序列以64点为单位交替按照大端、小端译码模式产生写入地址，该地址与输出序列完全一样，可以实现输入输出共享同一存储器。

所述的操作数无冲突生成的低存储器开销的固定基FFT处理器，输入时域点顺序，输出时域点也为顺序。

附图说明

图1是64点操作数地址生成及FFT数据流图。

图2是IO_CNT_REG译码模式示意图。

图3是SRAM访问时序图。

图4是存储器开销对比示意图。

图5是对角线无冲突寻址模式示意图。

图6是操作数无冲突生成的低存储器开销的固定基FFT处理器内部硬件结构及工作步骤图。

图7是低存储器开销的固定基FFT处理器工作方法流程图。

具体实施方式