[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及半导体集成电路制造技术领域，特别涉及一种半导体SONOS(silicon-oxide-nitirde-oxide-silicon硅-氧化物-氮化物硅-氧化物-硅)器件栅极结构的制造方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，半导体晶片朝向更高的元件密度、高集成度方向发展。SONOS(silicon-oxide-nitirde-oxide-silicon硅-氧化物-氮化物-氧化物-硅)器件作为新一代低电压高密度非挥发性半导体闪存器件，以其优良的按比例缩小特性日益受到关注。SONOS器件中核心结构是在多晶硅栅极和硅衬底表面之间形成的氧化层-氮化层-氧化层(oxide-nitirde-oxide ONO)叠层结构，ONO的各层厚度只有10nm左右，且长度变得较以往更短，载流子被储存在氮化层中。采用厚度较薄的ONO层，可以增强栅电极与沟道载流子的耦合，使器件的运算速度更快。

申请号为200310102359.1的中国专利申请介绍了一种场效应晶体管的栅极结构制造方法。半导体存储器件的制造工艺首先是在硅衬底上形成场氧化绝缘层，例如氧化硅膜和氮化硅膜，图案化绝缘层并通过光刻和刻蚀工艺在绝缘层上形成开口，开口具有与界定出有源区的隔离区相对应的形状。通过利用氮化硅膜作为掩膜，刻蚀硅衬底以形成有源区之间的STI隔离沟槽，然后利用化学气相淀积(CVD)等方法沉积如氧化硅膜的绝缘层，以将该绝缘层埋入或者嵌入STI隔离沟槽中。利用化学机械研磨方法(CMP)将沉积在氮化硅膜上的不必要的绝缘膜去除。在接下来的工艺步骤中，去除用作掩膜的氮化硅膜，并且进行必要的离子注入。之后，在有源区的表面上形成ONO层和多晶硅层。图1为SONOS器件ONO叠层结构的剖面示意图。如图1所示，ONO叠层结构首先在衬底的有源区100表面形成一层厚度极薄(约左右)的栅极氧化层(oxide)110，随后在栅极氧化层110表面形成一层厚度更薄(约左右)的氮化层(nitirde)120，然后在该氮化层表面再形成一层氧化层(oxide)130，厚度约左右。然后在氧化层130上利用CVD等工艺淀积多晶硅栅极140。利用氮氧化硅(SiON)150作为掩膜，通过光刻工艺将多晶硅层140图案化，然后利用各向异性干法刻蚀工艺，采用含溴Br和氯Cl₂的刻蚀气体刻蚀多晶硅栅极140和栅极氧化层(ONO)，以形成被绝缘的栅电极。通过高精度的图案化能够形成具有极短栅极长度的栅电极。在离子被注入栅电极两侧的区中以形成扩展区之后，沉积如氧化硅膜的绝缘膜并进行各向异性刻蚀以形成侧壁间隔层。通过利用栅电极和侧壁间隔层作为掩膜，进行离子注入以形成高杂质浓度的或深的源/漏极区和防止短沟道效应的LDD(低掺杂漏区)，然后进行退火以激活注入的杂质离子形成源极和漏极。

在ONO叠层的刻蚀中通常采用等离子体干法刻蚀工艺，传统的等离子干法刻蚀工艺是在在反应室内通入刻蚀气体，例如溴化氢HBr/六氟乙烷C2F6和二氟甲烷CH2F2/六氟化硫SF6的混合气体，在一定的温度和压力下，利用高频功率源以一定的功率提供高频电压，在等离子体生成空间中将混合气体激发成为等离子体状态。在激发状态，高能等离子体氟轰击晶片表面的栅极氧化层，刻蚀氧化层和氮化层并将其转化为挥发性成分由真空系统排出。图2为传统ONO刻蚀工艺导致缺陷的剖面示意图。如图2所示，在SONOS器件的制造过程中，需要将氧化层130和氮化层120刻蚀掉而保留厚度极薄的栅极氧化层110，并且要求ONO叠层不能有翘脚或凹陷，同时不能对裸露的多晶硅栅极有任何损伤。而在传统的刻蚀工艺中，由于溴化氢HBr/C2F6的混合气体在刻蚀过程中对氮化硅和氧化硅的刻蚀选择性不高，导致栅极氧化层110被刻蚀掉或者ONO叠层有明显的翘脚问题。同时SF6的高刻蚀率和较差的各向异性刻蚀选择性，常导致多晶硅栅极140的侧壁和根部被横向刻蚀导致凹陷的缺陷，尤其是根部，不仅有凹陷而且还具有翘脚的问题。对传统的技术节点，例如0.13um器件，栅极氧化层厚度大约70-凹陷对于0.13um的CMOS器件来说不会影响器件的性能。然而，对于65nm乃至45nm的工艺节点，栅极氧化层的厚度只有左右，其被刻蚀掉以及多晶硅栅极根部的横向凹陷将不可避免地使器件性能降低，LDD的深度将难以控制。

发明内容