[发明专利]带有下采样功能的数字信号滤波装置及方法

权利要求书

1、一种带有下采样功能的数字信号滤波装置，其特征在于，该装置包括：

一信号存取地址生成电路，用于正确存取信号；

一信号寄存电路，与所述信号存取地址生成电路相连接，用于缓存输入信号，并将该信号以不同于输入信号的频率的时钟频率输出给后续处理电路；

一滤波器系数读取地址生成电路，用于正确读取存储的滤波器系数；

一滤波器系数寄存电路，与所述滤波器系数读取地址生成电路相连接，用于正确存储基于不同的滤波器的相应的系数；

一乘法器，与所述信号寄存电路以及滤波器系数寄存电路相连接，用于将输入信号与滤波器系数相乘；

一累加器，与所述乘法器相连接，用于将乘法器的乘积结果进行累加；

一输出控制电路，与所述累加器相连接，用于有选择性地保存并输出累加结果，以确保经滤波和下采样处理的信号的正确性；

其中，所述信号存取地址生成电路以信号输入时钟频率fin产生信号写入地址，以信号处理时钟频率fp产生信号读取地址，并且下一次循环的信号读取地址的初始地址比上一次循环的信号读取地址的初始地址跨进MmodN步长，其中，M为下采样倍数，N为滤波器长度，mod为求模运算。

2、如权利要求1所述的数字信号滤波装置，其特征在于，所述信号寄存电路的容量由所述滤波器的长度和所述输入信号的位宽决定，且其最小容量为所述滤波器长度与所述输入信号位宽的乘积。

3、如权利要求1所述的数字信号滤波装置，其特征在于，所述滤波器系数寄存电路的容量与所述滤波器的长度以及所述滤波器的系数位宽相关，且其最小容量为所述滤波器长度与所述滤波器系数位宽的乘积。

4、如权利要求1所述的数字信号滤波装置，其特征在于，所述滤波器系数由一嵌入式CPU或其他控制器件写入所述滤波器系数寄存电路。

5、一种滤波器和下采样一体化处理的方法，其特征在于，该方法包括：

(1)、确定信号处理时钟频率、信号输出时钟频率、信号寄存器容量以及滤波器系数寄存器容量的步骤；

(2)、将滤波器系数写入滤波器系数寄存器的步骤；

(3)、由信号存取地址生成电路产生信号写入地址和读取地址，并将该写入地址和读取地址送入信号寄存器的步骤；

(4)、在执行步骤(3)的同时，由滤波器系数读取地址生成电路产生系数读取地址，并将该地址送至滤波器系数寄存器并读出滤波器系数的步骤；

(5)、将上述步骤(3)读出的信号和步骤(4)读出的系数进行相乘运算的步骤；

(6)、对上述步骤(5)的相乘结果进行累加运算的步骤；

(7)、利用一输出控制电路输出上述步骤(6)中累加结果的步骤；

其中，所述信号存取地址生成电路以信号输入时钟频率fin产生信号写入地址，以信号处理时钟频率fp产生信号读取地址，并且下一次循环的信号读取地址的初始地址比上一次循环的信号读取地址的初始地址跨进MmodN步长，其中，M为下采样倍数，N为滤波器长度，mod为求模运算。

6、如权利要求5所述的方法，其特征在于，所述信号处理时钟频率fp满足等式：fp＝(fin/M)×N。

7、如权利要求5所述的方法，其特征在于，所述信号寄存器的容量由所述滤波器的长度和所述输入信号的位宽决定，且其最小容量为所述滤波器长度与所述输入信号位宽的乘积。

8、如权利要求5所述的方法，其特征在于，所述滤波器系数寄存器的容量与所述滤波器的长度以及所述滤波器的系数位宽相关，且其最小容量为所述滤波器长度与所述滤波器系数位宽的乘积。

9、如权利要求5所述的方法，其特征在于，所述滤波器系数由一嵌入式CPU或其他控制器件写入所述滤波器系数寄存器。