[发明专利]带有下采样功能的数字信号滤波装置及方法

说明书

技术领域

本发明涉及数字信号滤波，尤其是一种综合滤波和下采样功能的高效一体化处理装置和方法。

背景技术

在数字信号处理(DSP)中，有大量不同的数字信号滤波器被采用。在一些应用中，可能会出现既要对信号进行滤波、同时也要对信号作下采样处理的情况。滤波主要是对信号进行处理，从而改变信号本身的一些特性，例如，原始信号可能噪音较大，经过滤波处理后，可使噪音变小。下采样是改变信号的采样速度，例如，原始信号的采样率是50MHz，也即每秒采样5千万次，而实际应用中可能不需要如此高的采样频率，所以，要进行下采样处理而使其频率下降到所需要的值，比如，20MHz，也就是每秒2千万次的采样率。降低采样率以后，单位时间内的数据量会下降，因此在其他条件不变的情况下，所需要的运算量也相应地下降。在全球卫星定位系统(GPS)中就有这样的需求，即对原始信号进行滤波和下采样。

传统的信号处理是在完成滤波处理以后，再进行下采样处理，这样将占用大量的硬件资源。以长度为n的FIR滤波器为例(滤波器的长度，也即与之相关联的单位脉冲响应函数的序列数)，如图1所示，单位脉冲响应函数为h(n)，输入信号为X(i)，则完成该滤波处理过程，需要n次乘法运算和n-1次加法运算，从而在硬件电路实现上，除了存储信号和滤波系数的寄存电路外，还需要n个乘法器以及n-1个加法器，以完成对输入信号X(i)的滤波处理过程，其后，再对经滤波后的信号Y(i)通过一下采样装置进行下采样处理。

发明内容

本发明的目的，在于提供一种数字信号滤波及下采样处理的一体化装置，该装置能够以最少的硬件资源，在一套电路中同时完成对输入高频数字信号的滤波和下采样的高效处理。

本发明的带有下采样功能的数字信号滤波装置包括：

一信号存取地址生成电路，用于正确存取信号；

一信号寄存电路，与所述信号存取地址生成电路相连接，用于缓存输入信号，并将该信号以不同与信号的频率的时钟频率输出给后续处理电路；

一滤波器系数读取地址生成电路，用于正确读取存储的滤波器系数；

一滤波器系数寄存电路，与所述滤波器系数读取地址生成电路相连接，用于正确存储基于不同的滤波器的相应的系数；

一乘法器，与所述信号寄存电路以及滤波器寄存电路相连接，用于将输入信号与滤波器系数相乘；

一累加器，与所述乘法器相连接，用于将乘法器的乘积结果进行累加；

一输出控制电路，与所述累加器相连接，用于有选择性地保存并输出累加结果，以确保经滤波和下采样处理的信号的正确性。

本发明的另一目的，在于提供一种滤波器和下采样一体化的高效处理方法，包括以下步骤：

1、确定信号处理时钟频率、信号输出时钟频率、信号寄存器最小容量以及滤波器系数寄存器最小容量的步骤；

2、将滤波器系数写入滤波器系数寄存器的步骤；

3、由信号存取地址生成电路产生信号写入地址和读取地址，并将该写入地址和读取地址送入信号寄存器并写入和读出信号的步骤；

4、在执行步骤3的同时，由滤波器系数读取地址生成电路产生系数读取地址，并将该地址送至滤波器系数寄存器并读出滤波器系数的步骤；

5、将上述步骤3读出的信号和步骤4读出的系数进行相乘运算的步骤；

6、对上述步骤5的相乘结果进行累加运算的步骤；

7、利用一输出控制电路输出上述步骤6中累加结果的步骤。

本发明可实现数字信号滤波和下采样的一体化高效处理，并且能够将实现本发明功能的硬件资源量降到最低。

附图说明

图1是现有滤波和下采样处理过程的示意图；

图2是本发明的滤波和下采样装置示意图；

图3是本发明的滤波和下采样功能实施示意图。

具体实施方式

如图1所示，本发明的带有下采样功能的数字信号滤波装置包括信号存取地址生成电路、信号寄存电路、滤波器系数读取地址生成电路、滤波器系数寄存电路、乘法器、累加器以及输出控制电路。信号存取地址生成电路用于正确存取信号，信号寄存电路用于缓存输入信号，并将该信号以不同于输入信号的频率的时钟频率输出给后续处理电路，滤波器系数读取地址生成电路用于正确读取存储的滤波器系数，滤波器系数寄存电路与滤波器系数读取地址寄存电路相连接，用于读取滤波器的相应的系数，乘法器与信号寄存电路和滤波器系数寄存电路相连接，用于将信号与滤波器系数相乘，累加器与乘法器相连接，用于将乘法器的乘积结果进行累加，输出控制电路与累加器相连接，用于有选择性地保存并输出累加结果，以确保经滤波和下采样处理的信号的正确性。