[发明专利]防止位线崩溃的COB－DRAM的位线制作方法

说明书

技术领域

本发明涉及半导体制程中位线上电容型动态随机存储器(CapacitorOver Bit Line-Dynamic Random Memory，COB-DRAM)的位线的制作方法，特别是涉及可以解决位线崩溃、破坏等问题的COB-DRAM的位线制作方法。

背景技术

出于成本和高运行速度的考虑，器件的尺寸变得越来越小。因此对集成电路的制作工艺提出了更多挑战。

在目前的COB-DRAM器件的制作过程中，位线制作过程常常出现问题，如位线刻蚀后的位线崩溃、破坏等。随着器件尺寸越来越小，这种问题将越来越严重。

如现有技术的位线制作方法如图1A～1C所示。首先参考图1A，(1)在前置层101上淀积用于形成第二多晶硅接触(Poly Two Contact，P2C)的高密度等离子(High Density Plasma，HDP)氧化物层102；(2)形成第二多晶硅接触孔103(即，Poly Two Contact 1，P2C1和Poly Two Contact2，P2C2)；(3)淀积在位线金属及接触金属与氧化物层之间的阻障层(Barrier)金属钛/氮化钛层104；(4)接触金属钨、位线钨金属105淀积；(5)位线硬掩模氮化硅106淀积；(6)形成位线光刻胶图案107；(7)然后参考图1B，进行位线金属硬掩模氮化硅刻蚀，形成氮化硅掩模1061；(8)刻蚀位线金属钨及阻障层金属，形成位线1051；(9)如图1C所示，淀积间隔层氮化硅，并进行间隔层回蚀，形成位线间隔层108；(10)淀积用于形成第三多晶硅接触(Poly Three Contact，P3C)的高密度等离子氧化硅(HDP-SiO₂)层109，并以化学机械研磨(CMP)进行平坦化，再淀积等离子增强氧化物层(Plasma Enhanced Oxide，PEOX)110。

在上述制作过程中的步骤(8)中，在完成位线刻蚀后，由于刻蚀后检测关键尺寸太小，在位线刻蚀后的去除光刻胶和湿法清洗过程中，导致位线的崩溃(如图2A所示)，并污染其他位线，(如图3A、3B所示)。

随着器件尺寸越来越小，这个问题将越来越严重，因此需要新的解决方法。

发明内容

为了解决上述的太小位线关键尺寸位线制作过程中出现的位线崩溃问题，提出了本发明。

本发明目的在于提供一种具有克服位线崩溃问题的位线制作方法。

本发明采用“相反-位线”(Reverse-Bitline)方法实现了上述目的。“相反-位线”(Reverse-Bitline)方法是指与现有技术的首先形成位线钨的方法相反，首先形成氧化物层的位线沟槽，然后依次形成间隔层、阻障层、位线钨等过程。

本发明的防止位线崩溃的COB-DRAM的位线制作方法，包括如下步骤：

a)淀积用于形成第二多晶硅接触孔(Poly Two Contact，P2C)的氧化物层；

b)刻蚀形成第二多晶硅接触孔(即，Poly Two Contact 1，P2C1和Poly Two Contact 2，P2C2)；

c)进行金属插塞的接触金属与氧化物层之间的阻障层(Barrier)金属淀积及金属插塞的接触金属淀积；

d)进行所述阻障层与金属插塞的接触金属的平坦化(CMP)，终止于形成第二多晶硅接触孔的所述氧化物层；

e)淀积一第一氧化物层，及形成位线沟槽光刻胶图案；

f)位线沟槽刻蚀；

g)位线间隔层淀积，及其回蚀(Etching Back)；

h)位线金属与所述第一氧化物层之间的阻障层(Barrier)金属淀积；

i)位线金属淀积，及其平坦化，终止于已形成位线沟槽的第一氧化物层；

j)位线金属回蚀(Etching Back)；

k)位线硬掩模层材料淀积，及其回蚀，停止于已形成位线沟槽的所述第一氧化物层；

l)淀积第二氧化物层。

根据本发明的方法，淀积的用于形成第二多晶硅接触孔(Poly TwoContact，P2C)的氧化物层是高密度等离子(High Density Plasma，HDP)氧化物。

根据本发明的方法，第二多晶硅接触孔中形成的金属插塞的接触金属与氧化物层之间的阻障层(Barrier)是钛/氮化钛，金属插塞的接触金属是钨。

根据本发明的方法，金属插塞的接触金属钨平坦化采用化学机械研磨(CMP)。