[发明专利]利用多晶硅区的I/O ESD保护的系统和方法

权利要求书

1.一种用于静电放电保护的系统，该系统包括：

第一晶体管，耦合到第一系统并包括第一栅极、位于所述第一栅极和第一衬底之间的第一电介质层、第一源极和第一漏极，所述第一系统包括或耦合到逻辑核心晶体管，所述逻辑核心晶体管包括第二栅极、位于所述第二栅极和第二衬底之间的第二电介质层、第二源极和第二漏极；

其中：

所述第一晶体管从多个晶体管中选择，所述多个晶体管包括多个栅极区、多个源极区和多个漏极区；其中所述多个源极区和所述多个漏极区位于所述第一衬底中的有源区上，该有源区邻近至少所述第一衬底中的隔离区；

多个栅极区中的每一个与第一多晶硅区相交，所述第一多晶硅区通过第三电介质层与所述第一衬底隔开，且所述第一多晶硅区的至少一部分位于有源区上；

所述第一多晶硅区邻近第一掺杂区和第二掺杂区，所述第一掺杂区和所述第二掺杂区与相反的电荷极性相关联；

所述第二电介质层和所述第三电介质层与相同组成和相同厚度相关联；

所述第二栅极和所述第一多晶硅区与相同组成和相同厚度相关联。

2.如权利要求1所述的用于静电放电保护的系统，其中

所述第二漏极包括第三掺杂区和第四掺杂区，所述第三掺杂区和所述第四掺杂区与相反的电荷极性相关联；

所述第一掺杂区和所述第三掺杂区与相同的掺杂分布相关联；

所述第二掺杂区和所述第四掺杂区与相同的掺杂分布相关联。

3.如权利要求1所述的用于静电放电保护的系统，其中：

所述第一漏极包括第五掺杂区和第六掺杂区，所述第五掺杂区和所述第六掺杂区与相反的电荷极性相关联；

所述第一掺杂区和所述第二掺杂区形成与第一击穿电压有关的第一结；

所述第五掺杂区和所述第六掺杂区形成与第二击穿电压有关的第二结；

所述第一击穿电压在量值上低于所述第二击穿电压。

4.如权利要求1所述的用于静电放电保护的系统，且进一步包括第二多个多晶硅区，所述第二多个多晶硅区通过第四多个电介质层与所述第一衬底隔开。

5.如权利要求4所述的用于静电放电保护的系统，其中：

所述第二多个多晶硅区在所述多个漏极区之一或所述多个源极区之一上；

所述第二多个多晶硅区相互不直接接触；

所述第二多个多晶硅区的每一个与所述多个栅极区中的任一个不直接接触。

6.如权利要求1所述的用于静电放电保护的系统，其中在顶视图中所述第一多晶硅区至少部分位于所述有源区内并围绕所述多个源极区和所述多个漏极区。

7.如权利要求1所述的用于静电放电保护的系统，其中顶视图涉及所述第一衬底的表面，所述第三电介质层在该表面上。

8.如权利要求1所述的用于静电放电保护的系统，其中所述第一衬底和所述第二衬底是相同的。

9.一个用于静电放电保护的系统，该系统包括：

第一晶体管，耦合到第一系统并包括第一栅极、位于第一栅极和第一衬底之间的第一电介质层、第一源极和第一漏极，所述第一系统包括或耦合到逻辑核心晶体管，所述逻辑核心晶体管包括第二栅极、位于所述第二栅极和第二衬底之间的第二电介质层、第二源极和第二漏极；

其中：

所述第一晶体管从多个晶体管中选择，所述多个晶体管包括多个栅极区、多个源极区和多个漏极区；所述多个源极区和所述多个漏极区位于所述第一衬底中的有源区上，该有源区邻近至少所述第一衬底中的隔离区；

所述第一衬底通过第三多个电介质层与第一多个多晶硅区隔开，所述第一多个多晶硅区的至少一部分位于有源区上，所述第一多个多晶硅区相互不直接接触；

所述第一多个多晶硅区中的每一个邻近第一掺杂区和第二掺杂区，所述第一掺杂区和所述第二掺杂区与相反的电荷极性相关联；

所述第二电介质层和所述第三多个电介质层与相同组成和相同厚度相关联；

所述第二栅极和所述第一多个多晶硅区与相同组成和相同厚度相关联。