[发明专利]利用多晶硅区的I/O ESD保护的系统和方法

说明书

相关申请的交叉引用

[2]以下3个共同拥有的共同未决申请，包括该申请，正同时被提交，而其他两个通过引用结合于此，用于各种目的。

[3]1.美国专利申请序列号__________，以Ting Chieh Su，Min Chie Jeng，Chin Chang Liao和Jun Cheng Huang的名义，名称为“System and Method forI/O ESD Protection with Floating and/or Biased Polysilicon Regions”(律师备案号021653-014700US)；

[4]2.美国专利申请序列号_________，以Ting Chieh Su，Min Chie Jeng，Chin Chang Liao和Jun Cheng Huang的名义，名称为“System and Method forI/O ESD Protection with Polysilicon Regions Fabricated by Processes forMaking Core Transistors”(律师备案号021653-014800US)；以及

[5]3.美国专利申请序列号__________，以Ting Chieh Su，Min Chie Jeng，Chin Chang Liao和Jun Cheng Huang的名义，名称为“System and Method forInput Pin ESD Protection with Floating and/or Biased Polysilicon Regions”(律师备案号021653-013100US)。

技术领域

本发明涉及集成电路。更具体地，本发明提供利用由制成逻辑核心晶体管(core transistor)的工艺制造的多晶硅区域的静电放电(ESD)保护的系统和方法。仅作为例子，本发明已应用于输入/输出(I/O)设备。但是应认识到本发明有更广范围的适应性。

背景技术

集成电路或“IC”已从制造在单个硅芯片上的少数相互连接的器件发展到数百万的器件。当前的IC提供了远超过最初所想象的性能和复杂性。为了实现在复杂性和电路密度(即能够封装在给定芯片面积上的器件数目)上的改进，最小器件特征尺寸，也称为器件“几何形状”，已随着每一代IC而变得越来越小。半导体器件现在正以小于1/4微米宽的特征尺寸制造。

增加电路密度不仅改进了IC的复杂性和性能，而且还提供给顾客较低成本的部件。IC制造设施可花费数亿或甚至数十亿美元。每一种制造设施将有某种晶片生产量，并且每一晶片在其上将有某个数量的IC。因此，通过使单个IC器件更小，就可以在每一晶片上制造更多的器件，从而增加制造设施的产量。使器件更小是很有挑战性的，因为给定工艺和/或器件布局通常只降低到某一特征尺寸。这种限制的例子是由输入/输出晶体管提供的ESD保护。有效保护通常需要降低输入/输出晶体管的击穿电压，但减小击穿电压很难。常规地，ESD注入用于调节击穿电压，但ESD注入经常增加了制造复杂度而仅具有有限的效果。

从以上可见，需要改进的用于ESD保护的技术。

发明内容

本发明涉及集成电路。更具体地，本发明利用由制成逻辑核心晶体管的工艺制造的多晶硅区的静电放电(ESD)保护的系统和方法。仅作为例子，本发明已应用于输入/输出(I/O)设备。但应认识到本发明有更广范围的适用性。