[发明专利]双镶嵌结构的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种双镶嵌结构(dualdamascene structure)的制造方法。

背景技术

当今半导体器件制造技术飞速发展，半导体器件已经具有深亚微米结构，集成电路中包含巨大数量的半导体元件。在如此大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体元件。特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构，其预先在层间绝缘膜中形成沟槽(trench)和连接孔(via)，然后用导电材料例如铜(Cu)填充所述沟槽和连接孔。这种互连结构已经在集成电路制造中得到广泛应用。

双镶嵌工艺的技术重点在于蚀刻填充导体金属用的沟槽刻蚀技术。在双镶嵌工艺的前段蚀刻工艺中，目前存在两种方法制作双镶嵌构造的沟槽，第一种方法是先在介电层的上部定义出导线沟槽，之后利用另一光刻胶层定义介层窗开口。另一种方法是首先在介电层中定义出完全穿透介电层的介层窗开口，然后利用另一光刻胶层定义导线沟槽。但无论是哪种方法，都需要在衬底表面和层间介电层(ILD)之间形成一层含氮的覆盖层。

随着器件的特征尺寸不断缩小，衬底中器件的密集程度越来越高，对集成电路的性能尤其是射频条件下的高速处理信号的性能提出了更高的要求。为了降低射频信号在电路中的延迟，目前普遍采用低介电常数(low k)材料作为层间介电层(ILD)，以降低电路中的RC延迟。然而，由于low k材料的密度较低，低密度介电材料的大量使用对制造双镶嵌结构会带来一些负面问题。例如，申请号为200510056297.4的中国专利申请中描述了一种双镶嵌结构的制造方法。图1至图5为说明该现有制造双镶嵌结构方法的剖面示意图。如图1至图5所示，图1中，在形成双镶嵌结构时，通常要在具有互连线12a和12b的衬底10表面和ILD层14之间形成由SiCN或Si₃N₄组成的覆盖层13。该覆盖层可防止衬底中互连线12a和12b中的金属铜扩散到ILD层14中，亦可防止刻蚀过程中互连线12a和12b不被刻蚀。图2中，在ILD层14中利用光刻、刻蚀等工艺形成连接孔15a和15b，之后，在图3中，于ILD层上表面覆盖底部抗反射层(BARC)16。然后，如图4所示，在BARC层16表面涂布光致抗蚀剂，并通过曝光、显影，形成图案化的光致抗蚀剂17a和17b。在这个过程中，尤其是在后续刻蚀BARC层16以形成沟槽的过程中，如图5所示，覆盖层13中的氮离子会穿过低密度的ILD层14和BARC层16与光致抗蚀剂17a和17b发生反应，在光致抗蚀剂侧壁上形成难溶的高分子聚合物“肿块”18a和18b，本文将这种现象称为“光致抗蚀剂中毒(resist poisoning)”。光致抗蚀剂中毒现象会导致沟槽图形出现缺陷。

发明内容

因此，本发明的目的在于提供一种双镶嵌结构的制造方法，能够消除光致抗蚀剂中毒现象的发生。

为达到上述目的，本发明提供了一种双镶嵌结构的制造方法，包括：

提供一表面具有第一介质层的半导体衬底；

在所述第一介质层中形成金属互连线；

在所述第一介质层和所述导电结构层表面形成覆盖层；

在所述覆盖层上形成第二介质层并在所述第二介质层中形成连接孔；

在所述第二介质层上形成三层结构；

刻蚀所述三层结构和所述覆盖层直至露出所述金属互连线；

填充金属材料形成双镶嵌结构。

所述三层结构包括底部抗反射层、遮挡层和光致抗蚀剂层，所述底部抗反射层覆盖所述第二介质层的表面，所述遮挡层形成于所述抗反射层表面，所述光致抗蚀剂层构图于所述遮挡层表面。

所述遮挡层为利用等离子增强化学气相淀积工艺在150℃～300℃的温度范围内淀积形成。

所述遮挡层为富硅聚合物，利用旋涂(spin-on)工艺形成，厚度为500～4000。

所述遮挡层为氧化硅，厚度为300～3000。

所述第二介质层为碳氧化硅(SiCO)，氧化硅或氟化硅玻璃，厚度为1000～20000。

所述覆盖层为氮化硅或氮氧化硅或氮碳氧化硅，厚度为200～1200。

位于所述第二介质层表面上的所述底部抗反射层的厚度为1000～8000。

所述光致抗蚀剂层的厚度为1000～20000。