[发明专利]芯片互连结构及系统

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种芯片互连系统及其结构。

背景技术

随着半导体技术的发展，芯片尺寸趋向微型化，电路板基底上的芯片密度日益增加，传统的封装技术正成为制约电路性能提高的瓶颈。芯片的封装技术也由原来的切割压线封装技术发展为现在的倒装芯片(Flip chip)技术。倒装芯片技术是在芯片制造完成后，在芯片的引线金属层(Bond Pad)上形成焊料凸块(Solder Bump)，切割后直接将带有焊料凸块的芯片贴在印刷电路板(PCB)或半导体基底上。电路板或基底相应位置有与芯片上焊料凸块连接的金属接触点。通过电路板或基底中的单层或多层互连电路连接多个芯片。焊料凸块技术能够减小封装后芯片的尺寸，增加芯片在基底上的封装密度，提高芯片的工作效率。

专利号为US20030209808 A1的美国专利公开了一种焊料凸块的多个芯片封装的互连结构。如图1所示，半导体基底100上有复数个输入端107，互连线106形成于基底100中并和输入端107及输出端108电连接，所述半导体基底100中还形成有电源平面或接地平面102，在所述多层互连线106之间及多层互连线106与所述平面102之间形成有中间介质层104，在所述半导体衬底100上下外表面形成有绝缘层101，芯片120通过焊料凸块125与基底100上的输入端107电连接。芯片120和110通过焊料凸块125相连。整个器件由树脂材料130粘合在一起。该方法中多个芯片及半导体基底通过焊料凸块连接在一起，焊料凸块阻抗、基底中互连线的阻抗以及焊料凸块和基底之间的接触阻抗和芯片内部电路匹配问题是决定基板互连线的特性及运作频率的要素。

现有焊料凸块的芯片级互连结构及系统一般采用50欧姆或75欧姆作为整个芯片连接系统的匹配阻抗，随着半导体器件的缩小及朝着多芯片封装的低功耗高性能的方向的发展趋势，50欧姆及75欧姆的匹配阻抗作为输入/输入(I/O)驱动电路或外连接电路已经不能满足现在芯片级互连低功耗、高性能及高速度的需要。尤其是在电位差及电压降低的需求下，匹配阻抗如果保持不变，则电流必须下降，速度必然减慢。高阻抗匹配阻抗系统设计，互连线与互连线之间的噪音干绕(Cross Talk)较强，亦会限制互连线的密度与传输信号的传真度。

发明内容

本发明提供一种芯片互连结构及系统，该系统及结构能够实现多芯片的低功耗，高性能互连。

本发明提供的一种芯片与芯片间的互连系统，包括：

半导体芯片；形成于所述半导体芯片上的焊料凸块；和

基底；

基底上和下表面的复数个接线端；

所述基底中的与接线端电连接的多层互连线；

其中，

所述半导体芯片通过焊料凸块与基底的接线端相连；

所述焊料凸块、接线端与多层互连线形成的电连接阻抗为30～40欧姆。

所述半导体芯片可以是逻辑芯片、存储芯片、图像芯片或控制芯片等。

所述焊料凸块的材料包括金、铜、锡、铅、银、钨、镍、钽、铬。

所述焊料凸块的高度为80～120微米。

所述焊料凸块的高度为200～360微米。

所述基底材料可以是硅、树脂或聚酰亚胺。

所述接线端材料可以是铝、铜或铝铜合金。

所述互连系统第一实施例的多层互连线包括：

基底中的接地层；

所述接地层上方的微带传输线层；

所述微带传输线上方的电源层；

所述电源层上的传输线层。

所述互连系统第二实施例的多层互连线包括：

基底中的接地层；

所述接地层上方的微带传输线层；

所述微带传输线上方的传输线层；

所述传输线上方的电源层。

所述互连系统第三实施例的多层互连线包括：

基底中的接地层；

所述接地层上方的电源层；

所述电源上方的微带传输线层；

所述微带传输线层上方的传输线层。

所述接地层、微带传输线层、电源层、传输线层之间有电介质层。

所述接地层、微带传输线层、电源层、传输线层的材料可以是铝、铜或铝铜合金。

所述电介质层材料包括：氧化硅、氮化硅、聚酰亚胺或低介电常数绝缘体。

所述接地层、微带传输线层、电源层、传输线层与基底上和下表面的复数个接线端之间有连接孔连接。

所述微带传输线层和传输线层的厚度分别为3～18微米。

相应的，本发明还提供一种芯片互连结构，包括：