[发明专利]具有电感的晶片级构装结构及其构装方法

说明书

技术领域

本发明涉及一种构装结构及其构装方法，尤其涉及一种具有电感的晶片级构装结构及其构装方法。

背景技术

电感器(Inductor)为无源元件的一种，俗称线圈。电感器是用导线绕成线圈状，而具有电感性质的元件，借线圈电流变化，以产生磁通量变化。通常只有单一导线绕成，会有自感作用，以一个以上导线绕制的，则有互感作用。电感器的主要功能是防止电磁波的干扰，电磁辐射遮蔽，过滤电流中的噪声。应用范围广泛，包括电源供应器、监视器、交换机、主机板、扫描仪、电话机、调制解调器等。

另外，在无线通信产品中需要小型、经济与高整合度的元件，目前多半在半导体基板上整合入电感以达成降低生产成本的目的。射频(RadioFrequency，RF)电感被大量应用于无线通信的射频模块中，当载波频率不断提升，对于高质量系数(quality factor)电感的需求也越迫切。

在半导体基板上整合电感的最大问题是电感的质量通常不够好。由于线圈在金属化的过程中会产生阻抗耗损的现象，加上半导体基板层的阻抗以及耦合到基板的电容，使得半导体上的电感效能与理想电感元件的效能有相当大的落差。评估电感效能的好坏，通常以质量系数来评估，为了降低损耗并得到最佳的质量系数，同时又能配合半导体工艺，电感线圈必须要选择损耗度较低的金属。另外，为了降低半导体基板层的漩涡电流(eddy current)的损耗，并减少耦合到基板的电容，线圈金属层能够离基板层越远越好。

因此，为了提升电感质量系数，在美国第5844299号专利案中揭示一种整合式电感，其制作方法为先在基板上蚀刻凹穴，再在凹穴中沉积介电材料团，接着形成介电层在介电材料团上方，最后在介电层上形成导电线圈。利用介电材料团和介电层隔绝线圈本体和基板，如此可减少基板的寄生效应和能量损耗。另外，在美国第6008102号专利案中揭示一种具有三维结构线圈的整合式电感，其制作方式是经过多次微影、蚀刻与沉积金属材料的方式型形成立体的线圈结构。立体线圈间的电感耦合效应可抑制磁场来维持低电抗而达成自屏蔽(Self shielding)的效果，提升电感质量系数。

另外，可利用蚀刻的方式挖空基板的几个部份，只以少数支架撑起电感，以降低由基板造成的能量损耗。例如在美国第6495903号专利案中揭示一种整合电路电感，此电感具有沉积在硅基板的氧化层上的螺旋型铝线圈。此硅基板蚀刻有空气沟，空气沟在线圈下方，提供低介电常数的介质。如此可降低硅基板层的阻抗以及耦合到硅基板的电容。但此电感的制作方法需在沉积金属线圈后再蚀刻空气沟于金属线圈下方，利用氧化层提供架桥来支撑金属线圈，其经过的蚀刻步骤较为繁复。另外，在美国第6835631号专利案中揭示一种可提升电感质量系数的电感制作方法，此方法为先形成第一氧化层在基板上，再在第一氧化层上形成低介电常数层，接着在低介电常数层上形成第二氧化层。下一步为蚀刻第二氧化层与低介电常数层而形成空气隔间(air gap)，再形成上部低介电常数层，最后在空气隔间上方的上部低介电常数层内形成电感。此制作方法也是利用蚀刻步骤形成空气隔间以提升电感质量系数。

综合上述所言，整合于半导体基板的电感由于基板的阻抗以及耦合到基板的电容，使得电感质量下降。因此为使电感线圈与基板间隔以减低上述干扰，需提供空气介质于两者之间，目前的方法都是利用蚀刻工艺提供空气沟或空气隔间，令工艺较为繁复，良率不易提升。

发明内容

本发明所要解决的技术问题在于提供一种具有电感的晶片级构装结构及其构装方法。先在基板上完成电感，导线分布及制作通孔以连结电感与晶片基板，再将具电感的基板与晶片基板通过连接垫进行对位接合，使得电感与晶片基板间隔空气介质，降低电感散失损耗，提升电感质量系数。因此利用本发明可整合高质量系数的电感于具有有源元件和(或)无源元件的晶片基板上。

本发明所揭露的具有电感的晶片级构装方法，包括有以下的步骤。先提供第一基板。接着形成第二基板，此第二基板具有多个电感。最后通过多个连接垫接合第一基板与第二基板，因此让第一基板与第二基板间具有间隙，各连接垫用以将各电感电性连接至第一基板。之后还可以切割第一基板与第二基板，以形成多个具有电感的芯片级构装结构。其中第一基板可为具有有源元件和(或)无源元件的硅基板。