[发明专利]半导体应变弛豫材料的制作方法

说明书

技术领域

本发明涉及半导体薄膜材料的制备技术，更具体地说，本发明涉及到使生长的应变的半导体薄膜材料中的应力发生弛豫，获得高质量弛豫材料的方法。

背景技术

微电子技术的飞速发展彻底改变了我们的生活，为我们的工作生活带来了革命性的变化，是当代信息产业的支柱。其技术发展的核心就是减小集成器件的尺寸、提高芯片的集成度。为了满足人们对信息需求量的指数增长，微电子集成电路的速度、集成度进一步提高，但是随着微电子加工线宽向深亚微米和纳米量级发展，器件的短沟道效应和量子效应等越来越严重，成为制约微电子器件发展的一个重要因素。解决硅(Si)微电子技术所面临的挑战是科研工作者的迫切任务。应变Si技术是一项提高微电子芯片性能的强有力手段。它将应变引入Si材料中，从而可以大大提高载流子的迁移率，进而提高器件和电路的速度。与非应变的Si材料相比，如果器件采用相同的尺寸，用应变Si制作的器件的速度大约有30-60％的提高。

要制作应变Si，目前的方法是先在Si衬底上生长出应变弛豫的锗硅(SiGe)合金材料，然后在SiGe上生长应变的Si材料。由于锗(Ge)的原子半径比Si大，SiGe合金的晶格常数比Si的晶格常数要大。在弛豫的SiGe上生长Si时，在生长平面内，生长的Si薄膜将受到一个平行于生长面的张应变，从而得到应变的Si材料。制作应变Si材料的最大的难点是首先在Si衬底上获得弛豫的SiGe衬底材料。

目前制备弛豫SiGe材料的方法主要有两大类，一类是直接生长获得，如加入低温Si层、Ge组分渐变等；另一类是生长出应变的SiGe材料后用热退火、离子注入等加工工艺，使SiGe发生弛豫，获得弛豫的SiGe材料。以上方法中生长Ge组分渐变的SiGe材料，使其应变逐步释放，得到的弛豫SiGe材料的质量最好。但是该方法制作很复杂，成本也比较高。首先，为了保障好的晶体质量，Ge组分的增加梯度必须控制在0.1/μm以下，这样外延层的厚度必须比较厚，生长时间长，成本高，厚的组分渐变SiGe层也使得该种材料不适合于制作集成器件。另外，这样得到的材料的表面不平整，必须用化学机械抛光等工艺将其表面光滑化才能应用，工艺复杂、成本高。

本发明就是为了提供一种工艺简单、成本低、质量好的制作弛豫的SiGe材料的方法。

发明内容

本发明的目的是提供一种半导体应变弛豫材料的制作方法，本发明的核心思想是将应变的SiGe薄膜材料转移到新的衬底上，在转移过程中或者转移后，控制其应变的释放，从而获得弛豫的SiGe材料。

本发明一种半导体应变弛豫材料的制作方法，其特征在于，包括如下步骤：

(1)在硅衬底上生长应变的锗硅薄膜；

(2)在衬底上制作柔性键合介质；

(3)将步骤(1)的锗硅薄膜/硅衬底与步骤(2)的衬底/柔性键合介质柔性键合，锗硅薄膜与柔性键合介质相对；

(4)将硅衬底去除；

(5)对去除硅衬底后的材料进行热处理，使锗硅薄膜的应变发生弛豫，形成锗硅半导体应变弛豫材料。

其中应变锗硅薄膜的生长方法是固体源分子束外延、气体源分子束外延、化学束外延、化学汽相淀积。

其中柔性键合介质是掺磷或者同时掺有磷和硼的二氧化硅材料。

其中柔性键合介质是硅乳胶。

其中柔性键合介质是铟或其它熔点低于1000℃的金属材料。

其中键合前锗硅薄膜的表面也有柔性键合介质。

其中硅衬底的去除方法是智能剥离方法。

其中硅衬底的去除方法是背面减薄和腐蚀的方法。

其中衬底是硅半导体材料。

其中衬底的表面有绝缘介质层二氧化硅或氮化硅。

本发明的半导体应变弛豫材料的制作方法具有工艺简单、成本低、质量好的优点。

附图说明

为进一步说明本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中：

图1是本发明的一个制备弛豫锗硅材料的工艺流程示意图。

具体实施方式

请参阅图1所示，本发明一种半导体应变弛豫材料的制作方法，包括如下步骤：

(1)在硅衬底11上生长应变的锗硅薄膜12；其中应变锗硅薄膜12的生长方法是固体源分子束外延、气体源分子束外延、化学束外延、化学汽相淀积；