[发明专利]多重鳍状场效应晶体管及其制作方法

说明书

技术领域

本发明涉及一种场效应晶体管及其制作方法，且特别是有关于一种多重鳍状场效应晶体管及其制作方法。

背景技术

随着元件的尺寸日渐缩小，为满足集成电路产业在未来的不同应用，目前半导体元件的晶体管型态已从平面型栅极(planar gate)结构发展到垂直型栅极(vertical gate)结构。

目前，在一些专利上也有揭露关于此方面的相关技术，例如美国专利案第2004/0227181号提出了一种多沟道晶体管及其制造方法。上述文献为本案的参考资料。

然而，现有具有垂直型栅极结构的半导体元件仍存在有一些问题待解决。举例来说，此种元件最大的问题是有浮置基体效应(floating body effect)产生。所谓的浮置基体效应是指，在半导体元件中，电荷会累积在沟道内，当累积到一定程度以后，不但会影响到元件的临界电压，也会导致漏极区电流突然增加。而且，浮置基体效应存在会使得在未施加电压的情况下，元件会自行开启(turn on)，如此一来会影响元件的可靠度与稳定性，且会造成漏电流。

另一方面，此种元件大多会利用外延工艺(epitaxial process)来形成的。但外延工艺需耗费较长的工艺时间，且外延层表面清洁的困难度一直无法降低，再加上外延工艺不易控制容易会产生有平面效应(facet effect)，而影响后续工艺。

发明内容

本发明的目的就是在提供一种多重鳍状场效应晶体管，能够避免产生浮置基体效应，且不会有外延工艺所造成的种种问题。

本发明的另一目的是提供一种多重鳍状场效应晶体管的制作方法，能够抑制浮置衬底效应，以提高元件的可靠度与稳定性。

本发明提出一种多重鳍状场效应晶体管，包括衬底、氧化层、导体层、栅氧化层以及掺杂区。其中，衬底被一沟渠环绕，预定形成栅极的区域的衬底中具有至少二鳍状硅层。氧化层配置于沟渠中，且氧化层的顶部表面低于鳍状硅层的顶部表面。导体层配置于预定形成栅极的区域中，导体层的顶部表面高于鳍状硅层的顶部表面。栅氧化层配置于导体层与鳍状硅层之间，且位于导体层与衬底之间。掺杂区配置于导体层两侧的衬底中。

本发明另提出一种多重鳍状场效应晶体管的制作方法，此方法为先提供一衬底，具有至少一沟渠于此衬底中，且衬底的上表面覆盖有垫层。然后，填满第一氧化层于沟渠中，并移除部分垫层，以形成一开口。接着，由开口侧壁交错形成第一环形绝缘层与第二环形绝缘层。然后，于衬底上方形成掩模层，覆盖住部分第一环形绝缘层以及第二环形绝缘层，且暴露出预定形成栅极的一区域。继之，以掩模层为掩模，移除部分的第二环形绝缘层，至暴露部分衬底的表面。然后，以掩模层与第一环形绝缘层为掩模，移除部分的衬底，以形成二鳍状硅层。接着，移除掩模层。之后，于二鳍状硅层侧壁及衬底表面形成栅氧化层。继之，于衬底上方的区域内形成导体层。随后，移除未被导体层覆盖住的第一环形绝缘层、部分第一氧化层与第二环形绝缘层，至暴露出衬底的表面。接着，以该导体层为掩模，于该衬底中形成一轻掺杂区。

本发明的多重鳍状场效应晶体管及其制造方法具有多重沟道的结构，故可以提高元件载电量，以增加元件效能，且可避免因电荷的过度累积而产生浮置基体效应。另外，本发明不会有现有外延工艺需耗费较长的工艺时间，且外延层表面清洁的困难度无法降低，以及不易控制容易会产生有平面效应(facet effect)等问题，而影响后续工艺。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举多个实施例，并配合附图，作详细说明如下。

附图说明

图1A为依照本发明一实施例所绘示的多重鳍状场效应晶体管的俯视图；

图1B为绘示图1 A中沿剖面线I-I’的剖面示意图；

图1C为绘示图1A中沿剖面线II-II’的剖面示意图；

图1D为依照本发明的另一实施例所绘示的图1A中沿剖面线II-II’的剖面示意图；

图2A至图9C为依照本发明一实施例所绘示的多重鳍状场效应晶体管的制作方法的流程示意图。其中，子图A是绘示俯视示意图，子图B是绘示沿剖面线A-A’的剖面示意图，子图C是绘示沿剖面线B-B’的剖面示意图；

图10A至图14C为依照本发明一实施例所绘示的多重鳍状场效应晶体管的环形氮化层与环形氧化层的制作方法的流程示意图。其中，子图A是绘示俯视示意图，子图B是绘示沿剖面线C-C’的剖面示意图，子图C是绘示沿剖面线D-D’的剖面示意图。

附图标记说明

100、250：多重鳍状场效应晶体管

102、200：衬底