[发明专利]快闪记忆区以及快闪记忆群抹除方法有效
申请号: | 200610103931.X | 申请日: | 2006-07-28 |
公开(公告)号: | CN101114523A | 公开(公告)日: | 2008-01-30 |
发明(设计)人: | 林扬杰 | 申请(专利权)人: | 晶豪科技股份有限公司 |
主分类号: | G11C16/14 | 分类号: | G11C16/14 |
代理公司: | 北京中原华和知识产权代理有限责任公司 | 代理人: | 寿宁;张华辉 |
地址: | 台湾省新竹市*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 记忆 以及 方法 | ||
技术领域
本发明是关于快闪记忆体,且特别是关于一种快闪记忆区抹除方法以及一种快闪记忆群抹除方法(METHOD FOR ERASING A FLASH MEMORY SECTORAND METHOD FOR ERASING A FLASH MEMORY GROUP)。
背景技术
每一次抹除(erase)快闪记忆体单元(flash memory cell)时,总是有可能降低该记忆单元的临界电压(threshold voltage)。所谓过度抹除(over-erase)是指快闪记忆体单元内发生位元线漏电流(bit lineleakage)的状况。如果已经过度抹除的记忆单元再接受一次抹除,可能会发生深层过度抹除(deep over-erase)。因为深层过度抹除无法修复,应该尽可能避免。
图1为传统快闪记忆群(flash memory group)抹除方法的流程图。快闪记忆群是多个快闪记忆区(flash memory sector)组成的集合。在步骤110,对一个记忆群施加抹除脉冲(ERS pulse,也就是erase pulse)以同时抹除此记忆群的所有记忆区。然后在步骤120对此记忆群执行抹除确认(ERSV:erase verification)。如果所有记忆单元都通过抹除确认,图1的流程至此结束。否则流程会回到步骤110,对此记忆群再施加一次抹除脉冲。步骤110至120的回圈会重复到所有记忆单元都通过抹除确认为止。
上述的抹除确认是对每一个位址逐一执行,因此需要一个位址计数器(address counter)以记录目前的确认位址。图2是一个快闪记忆体晶片其中的位址计数器201及记忆区211-214的示意图。图2的记忆群使用图1的抹除方法。假设抹除确认从记忆区211的第一个位址开始。传统方法的问题在于,只要有任何一个记忆单元未能通过抹除确认,整个记忆群都要接受再一次的抹除脉冲,接着必须从第一个位址开始,再执行一遍抹除确认。结果就是,位于高位址端的记忆单元可能被抹除太多次而造成深层过度抹除。在图2的范例中,记忆区214最可能发生深层过度抹除。
上述问题的解决之道是为每个记忆区安排一个位址计数器,如图3所示。图3的快闪记忆体晶片有四个记忆区311-314以及对应的四个位址计数器301-304。每一个位址计数器301-304储存对应的记忆区311-314的确认位址。在图3中,如果有记忆区被抹除后通过抹除确认,就不用再被抹除。这个方法可降低深层过度抹除的风险。然而由于需要额外的位址计数器,图3的快闪记忆体晶片会占用比图2的晶片更大的面积。
另一个避免深层过度抹除的方法如图4所示。图4为另一个传统快闪记忆群抹除方法的流程图。首先在步骤410对记忆群施加抹除脉冲。然后在步骤420对记忆群执行软性程序化确认(SPGMV:soft programverification)以检查是否有位元线漏电流。如果有记忆区未能通过步骤420的软性程序化确认,表示此记忆区有位元线漏电流,必须在步骤430对此记忆区执行软性程序化(SPGM:soft program)以修复漏电流现象。经过软性程序化的记忆区会在步骤420再确认一次。步骤420及430的回圈会一直重复到此记忆区完全修复为止。当所有记忆区都通过步骤420的软性程序化确认之后,在步骤440对整个记忆群执行抹除确认(ERSV)。若此记忆群通过上述的抹除确认,流程至此结束。否则流程会回到步骤410再抹除一次记忆群。这个方法在施加另一次的抹除脉冲之前会先修复有漏电流的记忆区,所以能避免深层过度抹除。然而某些记忆区可能会每一次都漏电,每一次都需要修复。这种情况会浪费很多时间。
发明内容
本发明的目的是在提供一种快闪记忆区抹除方法,适用于抹除不均匀的记忆区,而且可避免深层过度抹除。所谓不均匀记忆区就是在抹除之后出现漏电流而且未能通过抹除确认的记忆区。本方法比传统方法更快速,其主要原因是不必在每一次施加抹除脉冲之后都执行一次抹除确认。本方法快速的第二原因是本方法使用的保守抹除程序,其步骤包括缓慢程序化(SLPGM:slow program)以及缓慢程序化确认(SLPGMV:slow programverification)以修复漏电的位元线,而且上述两个步骤的执行频率远低于传统方法中的对应步骤。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于晶豪科技股份有限公司,未经晶豪科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200610103931.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种防枪击通信电缆
- 下一篇:新型聚酯PTT的形状记忆型面料及其加工工艺