[发明专利]快闪存储器的制作方法无效
申请号: | 200610108225.4 | 申请日: | 2006-08-01 |
公开(公告)号: | CN101118877A | 公开(公告)日: | 2008-02-06 |
发明(设计)人: | 魏鸿基;毕嘉慧;朱建隆;塚本惠介 | 申请(专利权)人: | 力晶半导体股份有限公司;瑞萨科技股份有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 闪存 制作方法 | ||
1.一种快闪存储器的制作方法,包括:
提供基底,该基底上已形成有多个隔离结构,且该隔离结构之间的该基底上已形成有穿隧介电层与浮置栅极;
移除部分该隔离结构,使该隔离结构的表面等于或低于该基底的表面,而形成沟槽;
在该基底上形成衬层;
在该沟槽中形成材料层,该材料层的表面高于该穿隧介电层的表面;
以该材料层为掩模,移除部分该衬层而至少在该穿隧介电层的侧壁上形成间隙壁;
移除该材料层;
在该基底上形成栅间介电层;并且
在该栅间介电层上形成导体层。
2.如权利要求1所述的快闪存储器的制作方法,其中该衬层的形成方法包括:
进行快速热氧化工艺;并且
进行低压四乙氧基硅烷沉积工艺。
3.如权利要求1所述的快闪存储器的制作方法,其中该穿隧介电层的形成方法包括热氧化法。
4.如权利要求1所述的快闪存储器的制作方法,其中该浮置栅极的材料包括掺杂多晶硅。
5.如权利要求1所述的快闪存储器的制作方法,其中该导体层的材料包括掺杂多晶硅。
6.如权利要求1所述的快闪存储器的制作方法,其中该栅间介电层的结构是氧化硅层/氮化硅层/氧化硅层。
7.一种快闪存储器的制作方法,包括:
提供基底,该基底上已形成有多个隔离结构,且该隔离结构之间的该基底上已形成有穿隧介电层与浮置栅极;
移除部分该隔离结构,使该隔离结构的表面高于该基底的表面,而形成沟槽;
在该基底上形成衬层;
移除部分该衬层而在该浮置栅极的侧壁上形成第一间隙壁;
移除部分该第一间隙壁与部分该隔离结构,以至少在该穿隧介电层的侧壁上形成第二间隙壁,并且使该隔离结构的表面等于或低于该基底的表面;
在该基底上形成栅间介电层;并且
在该栅间介电层上形成导体层。
8.如权利要求7所述的快闪存储器的制作方法,其中该衬层的形成方法包括低压四乙氧基硅烷沉积工艺。
9.如权利要求7所述的快闪存储器的制作方法,其中移除部分该第一间隙壁与部分该隔离结构的方法包括各向异性蚀刻工艺。
10.如权利要求7所述的快闪存储器的制作方法,其中该穿隧介电层的形成方法包括热氧化法。
11.如权利要求7所述的快闪存储器的制作方法,其中该浮置栅极的材料包括掺杂多晶硅。
12.如权利要求7所述的快闪存储器的制作方法,其中该导体层的材料包括掺杂多晶硅。
13.如权利要求7所述的快闪存储器的制作方法,其中该栅间介电层的结构是氧化硅层/氮化硅层/氧化硅层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力晶半导体股份有限公司;瑞萨科技股份有限公司,未经力晶半导体股份有限公司;瑞萨科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200610108225.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造