[发明专利]快闪存储器的制作方法

说明书

技术领域

本发明涉及一种存储元件的制作方法，特别是涉及一种快闪存储器的制作方法。

背景技术

存储器，顾名思义便是用以储存资料或数据的半导体元件。当计算机微处理器的功能越来越强，软件所进行的程序与运算越来越庞大时，存储器的需求也就越来越高，为了制作容量大且便宜的存储器以满足这种需求的趋势，存储元件的技术与工艺，已成为半导体科技持续往高集成度挑战的驱动力。

在各种存储器产品中，具有可进行多次数据的存入、读取或抹除等动作，且存入的数据在断电后也不会消失的优点的快闪存储器为个人计算机和电子设备所广泛采用的一种存储元件。

图1A至图1D为现有的快闪存储器的制作流程的截面图。首先，请参照图1A，在基底100上依次形成穿隧介电层102a、多晶硅层104a与掩模层106a。

然后，请参照图1B，将穿隧介电层102a、多晶硅层104a与掩模层106a图案，以形成穿隧介电层102b、多晶硅层104b与掩模层106b。接着，以穿隧介电层102b、多晶硅层104b与掩模层106b为掩模，进行蚀刻工艺，以在基底100中形成沟槽108。

接着，请参照图1C，将绝缘材料填入沟槽108中，以形成浅沟槽隔离结构110。随后，移除掩模层106b。继之，在基底100上形成多晶硅材料层(未展示)。而后，进行化学机械研磨工艺，以形成多晶硅层112。多晶硅层112与多晶硅层104b组成浮置栅极(floating gate)。

然后，请参照图1D，移除部分浅沟槽隔离结构110。接着，在基底100上形成栅间介电层114。栅间介电层114是由氧化硅层114a、氮化硅层114b与氧化硅层114c所组成的复合介电层。之后，在基底100上形成作为控制栅极(control gate)的多晶硅层116，并同时作为字线用。随后，进行后续如形成源极/漏极区、接触窗与导线等步骤，以完成快闪存储器的制作。

当将上述的快闪存储单元作为多阶存储单元(multi-level cell，MLC)时，对于多阶存储单元(multi-level cell，MLC)来说，由于需要较精确的启始电压(threshold voltage)分布范围，因此在图1D中，在移除了部分的浅沟槽隔离结构110之后，在每一个浮置栅极之间的空间中形成控制栅极，可以避免快闪存储器的位线与位线之间产生耦合效应(coupling effect)，避免对启始电压造成影响。此外，移除越多的浅沟槽隔离结构110，避免产生耦合效应的效果越佳。然而，为了达到最佳避免耦合效应的效果，移除浅沟槽隔离结构110而使浅沟槽隔离结构110的表面与基底100的表面高度相同，或低于基底100的表面，往往会使得穿隧介电层102b的边缘处118受到损害而变薄，导致在进行高压操作于边缘处118产生栅极击穿(gate breakdown)的问题。

发明内容

因此，本发明的目的就是提供一种快闪存储器的制作方法，可以避免快闪存储器在进行高压操作时在穿隧介电层的边缘处产生栅极崩溃的问题。

本发明的另一目的是提供一种快闪存储器的制作方法，可以解决穿隧介电层的边缘处受到蚀刻而变薄的问题。

本发明提出一种快闪存储器的制作方法，此方法是先提供基底，此基底上已形成有多个隔离结构，且隔离结构之间的基底上已形成有穿隧介电层与浮置栅极。然后，移除部分隔离结构，使隔离结构的表面等于或低于基底的表面，而形成沟槽。接下来，在基底上形成衬层。继之，在沟槽中形成材料层，材料层的表面高于穿隧介电层的表面。而后，以材料层为掩模，移除部分衬层而至少在穿隧介电层的侧壁上形成间隙壁。随后，移除材料层。然后，在基底上形成栅间介电层。之后，在栅间介电层上形成导体层。

依照本发明实施例所述的快闪存储器的制作方法，上述的衬层的形成方法例如是先进行快速热氧化(rapid thermal oxidation，RTO)工艺。然后，进行低压四乙氧基硅烷沉积(low pressure tetraethyl orthosilicate，LPTEOS)工艺。

依照本发明实施例所述的快闪存储器的制作方法，上述的穿隧介电层的形成方法例如是热氧化法。

依照本发明实施例所述的快闪存储器的制作方法，上述的浮置栅极的材料例如是掺杂多晶硅。

依照本发明实施例所述的快闪存储器的制作方法，上述的导体层的材料例如是掺杂多晶硅。

依照本发明实施例所述的快闪存储器的制作方法，上述的栅间介电层的材料例如是氧化硅/氮化硅/氧化硅。