[发明专利]浮置栅极与非挥发性存储器的制造方法

说明书

技术领域

本发明涉及一种存储器的制造方法，特别是涉及一种浮置栅极与非挥发性存储器的制造方法。

背景技术

在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失之优点的可电抹除且可程序化只读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种存储器元件。

典型的可电抹除且可程序只读存储器以掺杂的多晶硅(doped polysilicon)制作浮置栅极(floating gate)与控制栅极(control gate)。为了避免典型的可电抹除且可程序只读存储器在抹除操作时，因过度抹除/写入现象太过严重，而导致数据误判的问题，许多可电抹除且可程序只读存储器会采用下述分离栅极(split gate)的设计。

图1所示为现有分离栅极式存储器的结构的截面图。其设置在基底100上，包括浮置栅极102、控制栅极108与源/漏极区110a、110b。其中，浮置栅极102与控制栅极108之间以氧化层104与绝缘层106隔离，源/漏极区110a、110b分别形成在控制栅极108与浮置栅极102的侧边。

上述分离栅极式存储器的控制栅极104有一部分位于浮置栅极102上方，尚有一部分位于基底100上方，且与基底100之间以门介电层106相隔。即使过度抹除现象太过严重，而使浮置栅极102下方通道在控制栅极104未施加电压的状态下即持续打开时，控制栅极104下方的通道仍能保持关闭状态，使得源/漏极区110a、110b无法导通，而能防止数据的误判。

然而，上述分离栅极式存储器在工艺控制上需要多道的光刻蚀刻工艺，且对于浮置栅极102与控制栅极108之间的对准精确度(alignment accuracy)要求高，在工艺上的控制并不容易。若是浮置栅极102与控制栅极108之间的对准产生误差，将导致通道长度L₁缩短，如此一来，同样会发生过度抹除的问题，导致存储器的可靠度下降。再者，由于此种分离栅极结构需要较大的存储器尺寸，也不符合目前对于元件高集成度(integrity)的要求。

因此，如何在兼顾元件集成度的情形下，以较简单而容易控制的制造方法来形成可靠度高的分离栅极式存储器，是目前产业上亟待解决的问题。

发明内容

鉴于此，本发明的目的就是提供一种浮置栅极的制造方法，其工艺简单且容易控制。

本发明的另一目的就是提供一种非挥发性存储器的制造方法，可以形成可靠度高的非挥发性存储器。

本发明提出一种浮置栅极的制造方法，先提供基底，基底中已形成有隔离结构，且隔离结构的顶面高于基底顶面，继而在基底上形成掩模层，覆盖住隔离结构。之后，在基底与掩模层中形成沟槽。接着，在沟槽中填入导体层，导体层的顶面低于隔离结构顶面、高于基底顶面，且导体层表面具有一个凹陷。进而在导体层上的沟槽侧壁形成间隙壁，再以间隙壁为掩模，移除部分导体层，在沟槽侧壁形成浮置栅极。

上述浮置栅极的制造方法中，导体层顶部接近沟槽两侧壁分别具有尖角状构造。

上述浮置栅极的制造方法中，导体层的形成方法例如是先在基底上形成导体材料层，继而回蚀刻导体材料层以形成之。而回蚀刻导体材料层的步骤还包括先以掩模层为蚀刻终止层，回蚀刻导体材料层，然后再以隔离结构为蚀刻终止层，回蚀刻导体材料层。

上述浮置栅极的制造方法中，间隙壁的形成方法包括在基底上形成间隙壁材料层，并且移除部分间隙壁材料层，以在导体层上的沟槽侧壁形成间隙壁。

上述浮置栅极的制造方法中，导体层的材料包括掺杂多晶硅。

上述浮置栅极的制造方法中，还可以在形成沟槽之后、形成导体层之前，在沟槽内壁形成穿隧介电层。

本发明提出一种非挥发性存储器的制造方法，此方法例如是先提供基底，基底中已形成有多个隔离结构，这些隔离结构定义出多个有源区，且这些隔离结构的顶面高于有源区的基底顶面。在基底上形成掩模层，覆盖住这些隔离结构，并在基底与掩模层中形成多个沟槽。之后，在基底上形成一层共形的第一导体层，填满各沟槽。继而，回蚀刻此第一导体层，使第一导体层的顶面低于隔离结构顶面、高于基底顶面，且在各沟槽中的第一导体层表面形成一个凹陷。然后，在第一导体层上的沟槽侧壁形成间隙壁，再以此间隙壁为掩模，移除部分导体层，在沟槽侧壁形成浮置栅极。接着，移除掩模层，在各沟槽外侧的基底上形成控制栅极。

上述非挥发性存储器的制造方法中，导体层顶部接近沟槽两侧壁分别具有尖角状构造。