[发明专利]快闪存储器的制作方法

说明书

技术领域

本发明涉及一种存储器元件的制作方法，特别是涉及一种快闪存储器的制作方法。

背景技术

存储器，顾名思义便是用以储存数据或数据的半导体元件。当计算机微处理器的功能越来越强，软件所进行的程序与运算越来越庞大时，存储器的需求也就越来越高，为了制作容量大且便宜的存储器以满足这种需求的趋势，存储器元件的技术与工艺，已成为半导体科技持续往高集成度挑战的驱动力。

在各种存储器产品中，具有可进行多次数据的存入、读取或抹除等动作，且存入的数据在断电后也不会消失之优点的快闪存储器，已成为个人计算机和电子设备所广泛采用的一种存储器元件。

图1A至图1E为现有的快闪存储器的制作流程的截面图。首先，请参照图1A，在基底100上依次形成穿隧介电层102a、多晶硅层104a与掩模层106a。

然后，请参照图1B，将穿隧介电层102a、多晶硅层104a与掩模层106a图案，以形成穿隧介电层102b、多晶硅层104b与掩模层106b。接着，以穿隧介电层102b、多晶硅层104b与掩模层106b为掩模，进行蚀刻工艺，以在基底100中形成沟槽108。

接着，请参照图1C，将绝缘材料填入沟槽108中，以形成浅沟槽隔离结构110。随后，移除掩模层106b。继之，在基底100上形成多晶硅材料层(未展示)。而后，进行化学机械研磨工艺，以形成多晶硅层112。多晶硅层112与多晶硅层104b组成浮置栅极(floating gate)。

对于多阶存储单元(multi-level cell，MLC)来说，由于需要较精确的启始电压(threshold voltage)分布范围，因此一般会移除部分的浅沟槽隔离结构110，并且将控制栅极形成在每一个浮置栅极之间的空间中，以避免快闪存储器的位线与位线之间产生耦合效应(coupling effect)而对启始电压造成影响。此外，当浅沟槽隔离结构110被移除地越多，避免产生耦合效应的效果则越佳。

然后，请参照图1D，为了避免移除浅沟槽隔离结构110时，导致穿隧介电层102b的边缘处受到损害而变薄，进而使得快闪存储器在进行高压操作时在穿隧介电层102b的边缘处产生栅极崩溃(breakdown)的问题，一般会先将移除部分浅沟槽隔离结构110。接着，在基底100上形成一层材料层(未展示)。而后，进行各向异性工艺，移除部分材料层与浅沟槽隔离结构110，以将浅沟槽隔离结构110移除至预定的深度，并且同时在浮置栅极的侧壁上形成间隙壁111。

之后，请参照图1E，进行各向同性蚀刻工艺，移除间隙壁111。然后，在基底100上形成栅间介电层114。之后，在基底100上形成作为控制栅极(control gate)的多晶硅层116，并同时作为字线用。随后，进行后续如形成源极/漏极区、接触窗与导线等步骤，以完成快闪存储器的制作。

然而，虽然在图1D的步骤中，避免了穿隧介电层102b的边缘处118在蚀刻过程中受到损害而变薄，但是在以各向同性蚀刻工艺移除间隙壁111的过程中，仍然会移除部分浅沟槽隔离结构110，而使得穿隧介电层102b的边缘处118因厚度不足而产生栅极崩溃的问题。

发明内容

鉴于此，本发明的目的就是提供一种快闪存储器的制作方法，可以避免快闪存储器在进行高压操作时在穿隧介电层的边缘处产生栅极崩溃的问题。

本发明的另一目的是提供一种快闪存储器的制作方法，可以解决穿隧介电层的边缘处受到蚀刻而变薄的问题。

本发明提出一种快闪存储器的制作方法，此方法是先提供基底，此基底上已形成有多个隔离结构，且隔离结构之间的基底上已形成有穿隧介电层与浮置栅极。接着，移除部分隔离结构以暴露出浮置栅极。然后，在浮置栅极的侧壁上形成第一间隙壁。继之，在第一间隙壁上形成第二间隙壁。而后，移除部分第一间隙壁、部分第二间隙壁与部分隔离结构，以在穿隧介电层的侧壁上形成第三间隙壁，并且将隔离结构移除至预定的深度。随后，在基底上形成栅间介电层。之后，在栅间介电层上形成导体层。

依照本发明实施例所述的快闪存储器的制作方法，上述的第一间隙壁的材料与第二间隙壁的材料相同。

依照本发明实施例所述的快闪存储器的制作方法，上述的第一间隙壁的材料与第二间隙壁的材料不同。

依照本发明实施例所述的快闪存储器的制作方法，上述之穿隧介电层的形成方法例如为热氧化法。

依照本发明实施例所述之快闪存储器的制作方法，上述的浮置栅极的材料例如为掺杂多晶硅。