[发明专利]隔离结构的制造方法

说明书

技术领域

本发明涉及一种半导体结构的制造方法，特别是涉及一种隔离结构的制造方法。

背景技术

在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失之优点的可电抹除且可程序只读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种非挥发性存储器。

而随着集成电路的迅速发展，为强化元件速度与功能，必须持续不断地提高元件的集成度(integrity)，存储器每一个存储单元所占的面积因而必须缩减，元件的线宽同样也随之缩小。

为了适应存储器元件的设计，一般来说，在基底上形成隔离结构的时候，由于基底的存储单元区的图案较密集，周边电路区的图案较稀疏，因此，在蚀刻沟槽以形成隔离结构的过程中，周边电路区的沟槽图案密度会比存储单元区的沟槽图案密度小。如此一来，填入沟槽中的二氧化硅会在基底上形成高低不平的轮廓，这会导致二氧化硅残留在存储单元区之上，而无法经由化学机械研磨工艺来移除，造成后续工艺上的麻烦。

美国专利US 6372605揭示了一种浅沟槽隔离结构工艺，在二氧化硅形成之后，加入一道反相(reverse tone)光掩模的光刻蚀刻工艺，以减轻二氧化硅高低落差的问题，进而缩短化学机械研磨工艺所需进行的时间，并提高二氧化硅层的表面平坦度(planarity)。

然而，此反相(reverse tone)光掩模的光刻蚀刻工艺的进行，因步骤繁琐，势必会拉长整个晶片的工艺时间。而且，尚另有图案对准(alignment)的问题，会使得隔离结构的工艺复杂化，而导致制造成本提高以及产量下降。

发明内容

鉴于此，本发明的目的就是提供一种隔离结构的制造方法，可以节省一道光刻工艺，缩短工艺时间。

本发明的另一目的是提供一种隔离结构的制造方法，可以缩短平坦化工艺进行的时间，并能够提高平坦化工艺的效用(performance)。

本发明提出一种隔离结构的制造方法，此方法为提供基底，基底包括图案稀疏区与图案密集区，且基底上已形成有一层硬掩模层，而硬掩模层与基底中已形成有多个沟槽。之后，在基底上形成一层介电层，填满这些沟槽且覆盖住基底，介电层在图案稀疏区上形成有凹陷。接着，在基底上形成一层掩模层，填满凹陷。以掩模层为掩模，移除部分介电层。再移除掩模层。继而以硬掩模层为终止层，移除部分介电层，以形成多个隔离结构。

依照本发明实施例的隔离结构的制造方法，其中掩模层的形成方法包括旋转涂布法。

依照本发明实施例的隔离结构的制造方法，其中掩模层为光致抗蚀剂层。

依照本发明实施例的隔离结构的制造方法，其中掩模层的形成方法包括先以旋转涂布法在基底上形成一层掩模材料层，覆盖住基底且填满凹陷，然后回蚀刻掩模材料层，留下位于凹陷中的掩模材料层。

依照本发明实施例的隔离结构的制造方法，其中掩模层的材料包括旋涂式介电材料(Spin-On Dielectric，SOD)。

依照本发明实施例的隔离结构的制造方法，其中以掩模层为掩模，移除部分介电层的方法包括回蚀刻法。

依照本发明实施例的隔离结构的制造方法，其中移除部分介电层，形成这些隔离结构的方法包括化学机械研磨工艺。

依照本发明实施例的隔离结构的制造方法，其中介电层的形成方法包括高密度等离子化学气相沉积法。

依照本发明实施例的隔离结构的制造方法，其中图案稀疏区为周边电路区，图案密集区为存储单元区。

依照本发明实施例的隔离结构的制造方法，其中硬掩模层的材料包括氮化硅。

依照本发明实施例的隔离结构的制造方法，其中介电层的材料包括氧化硅。

本发明提出另一种隔离结构的制造方法，先提供基底，基底包括图案稀疏区与图案密集区。在基底上形成一层硬掩模层，并于硬掩模层与基底中形成多个沟槽。之后在基底上形成一层介电层，介电层填满这些沟槽且覆盖住基底，且介电层在图案稀疏区上形成凹陷。接着，在基底上形成一层光致抗蚀剂层，填满凹陷。再以光致抗蚀剂层为掩模，回蚀刻部分介电层。然后移除光致抗蚀剂层，并且以硬掩模层为终止层，平坦化介电层，以形成多个隔离结构。

依照本发明实施例的隔离结构的制造方法，其中光致抗蚀剂层的形成方法包括旋转涂布法。