[发明专利]阵列线路基板

说明书

【技术领域】

本发明涉及一种阵列线路基板，特别是有关于一种适用于焊不黏测试的阵列线路基板。

【背景技术】

在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(ICprocess)及集成电路的封装(IC package)。在集成电路的制作中，芯片(die)是经由晶圆(wafer)制作、形成集成电路以及切割晶圆(wafersawing)等步骤而完成。晶圆具有一主动面(active surface)，其泛指晶圆的具有主动元件(active device)的表面。在晶圆的集成电路完成之后，晶圆的主动面还配置有多个焊垫(bonding pad)，以使最终由晶圆切割所形成的芯片，可以经由这些焊垫而向外电性连接于一承载器(carrier)。例如，承载器可以是一导线架(leadframe)或一封装基板(package substrate)，而芯片可以打线接合(wire bonding)或以覆晶接合(flip chip bonding)的方式连接至承载器上，使得芯片的这些焊垫可分别电性连接于承载器的多个接点，以构成一芯片封装体。

就打线接合技术(wire bonding technology)而言，当芯片以一胶层(epoxy)黏着在封装基板上之后，接着利用热压合(thermalcompression)焊接或超音波焊接的方式使得各个焊线(bonding wire)的两端分别连接至芯片与封装基板上，以使得芯片与封装基板彼此电性连接。在上述打线接合的制程中，焊线的两端是否良好地焊接于芯片的焊垫和封装基板的接点上，关系着芯片封装体能否正常运作，而这也正是进行焊不黏测试(non-stick test)的目的。

请参考图1所示，它是现有技术中的一种阵列线路基板的俯视示意图。现有阵列线路基板100包括有多个基板单元110、多个第一电镀线120与多个切割窗130，而芯片10(仅绘示一个芯片)配置于基板单元110上，并借助焊线12与基板单元110上的打线接合垫112电性连接。其中，相邻的基板单元110之间是以方格状的第一电镀线120相隔，且每一基板单元110内具有多个第二电镀线114，以分别将打线接合垫112电性连接至相邻侧的第一电镀线120，并使测试信号可经由第一电镀线120上的测试接点122到达第二电镀线114，再由第二电镀线114传导至与其相连接的打线接合垫112与芯片10上的焊垫。

当通过将此测试信号回报至焊不黏测试系统之后，系统可以判断焊线12是否焊接在芯片10的焊垫上。然而，如图1所示，当切割窗130将第二电镀线114切断，甚至将第一电镀线120也切断时，将使得焊不黏测试机制完全失效，造成测试信号无法经由完整的第一电镀线120传回至测试接点122。若以人工目视的方式取代测试系统进行检测，以发现是否有焊不黏的现象发生时，由于人工目视的准确性较低且必须在打线接合制程完成后才可进行，因此现有的目测焊不黏技术的准确性不佳且存在无法及时发现焊不黏的问题。

【发明内容】

本发明的主要目的在于提供一种阵列线路基板，其可以提高焊不黏测试的准确性。

本发明的另一目的在于提供一种在打线制程中进行焊不黏测试的方法，其主要是在打线制程中对检测阵列线路基板上的焊线与芯片及打线接合垫的焊接状况进行及时检测，从而可以及时发现焊不黏的问题。

为达成上述目的，本发明采用如下技术方案：一种阵列线路基板，其包括多个基板单元、多条焊不黏测试线路与多个切割窗，其中这些基板单元分别具有多个打线接合垫以及多个电镀线，且这些电镀线是分别与这些打线接合垫相互对应连接，在这些电镀线中至少有一条为测试线；这些焊不黏测试线路是分别配置于相邻两基板单元之间，并将测试线连接至一测试接点；这些切割窗是位于这些基板单元中，并分别切断除了测试线之外的这些电镀线，而且也未切断这些焊不黏测试线路。

本发明的阵列线路基板可以在打线制程中及时发现焊不黏的问题，其方法主要包括有以下步骤：

步骤(a)是利用一打线机将一第一焊线的第一端焊接于一芯片的其中一个焊垫上；

步骤(b)是利用打线机将第一焊线的第二端焊接于与基板上的测试线电性连接的打线接合垫上；

步骤(c)是利用打线机将一第二焊线的第一端焊接于芯片的下一个焊垫上；