[发明专利]采用非均匀栅氧化层的高压晶体管及其制造方法

说明书

技术领域

本发明涉及一种应用于存储电路的高压器件。本发明还涉及该高压器件的制造方法。

背景技术

目前应用于存储器电路的高压器件通常采用非对称的扩散源结构，为了使高压器件能够承受足够高的电压，源端必须使用低剂量、高能量的离子注入形成扩散区。该扩散区与多晶硅栅有较大的交叠，并且表面掺杂浓度较低，从而非常容易产生栅引入漏端的漏电流(Gate induced drain leakage，简称GIDL)，造成高压晶体管有较高的漏电流。GIDL与多晶硅栅和扩散源之间的栅氧化层的厚度成反比，越厚的栅氧，就有越小的GIDL漏电流。如采用均匀较厚的栅氧化膜，能够减小栅氧化膜内的纵向电场，GIDL效应可得到缓解，但这样会提高晶体管的阈值电压，改变其电学性能。

发明内容

本发明要解决的技术问题是提供一种能有效减少GIDL效应并不改变其电学性质的高压晶体管。为此，本发明提供一种制造所述高压晶体管的制造方法。

为解决上述技术问题，本发明提供一种采用非均匀栅氧化层的高压晶体管，由源极、高压阱、扩散漏并联，并在所述并联区域上表面两端各有一个氮化硅侧墙，所述两侧墙之间夹有上下两层栅极，上层为多晶硅，下层为氧化层，其氧化层为非均匀栅氧化层。

为了制造所述采用非均匀栅氧化层的高压晶体管，本发明的制造方法包含如下步骤：a.在硅衬底表面进行高压阱和扩散源离子注入；b.第一次生长氧化硅层和淀积氮化硅层；c.在需要加厚栅氧化层的区域进行光刻和刻蚀形成氮化硅窗口；d.第二次生长氧化硅，在沟道形成氧化层台阶；e.去除氮化硅；f.第三次生长氧化硅；g.淀积多晶硅栅极；h.栅极的光刻与刻蚀；i.低掺杂源漏离子注入形成源极；j.氮化硅侧墙的淀积与刻蚀；k.源漏离子注入形成源极；l.制作难熔金属硅化物，淀积金属化前的介质层，刻出接触孔；m.淀积金属层，刻蚀，完成互连。

本发明由于采用非均匀高压栅氧化层的高压晶体管，在扩散漏和多晶硅的交叠区的栅氧化层比其它的沟道区的厚，在没有显著改变器件电学特性的情况下，有效地减小了GIDL及其引起的漏电流。

附图说明

图1是本发明采用非均匀栅氧化层的高压晶体管的示意图；

图2是本发明采用非均匀栅氧化层的高压晶体管的制造工艺流程图。

具体实施方式

下面结合附图对本发明作进一步详细的说明。

如图1所示，本发明采用非均匀栅氧化层技术对高压晶体管进行改良，将扩散漏与多晶硅之间交叠区域的氧化层增厚，从而得到可以有效减小GIDL及其引起的漏电流并且不显著改变高压器件电学特性的高压晶体管。

如图2所示，为本发明采用非均匀栅氧化层的高压晶体管的制造工艺流程图，首先，在硅衬底上选择性进行高压阱和扩散漏的离子注入，从而在硅衬底上形成高压阱区域和扩散漏区域；之后再在其表面生长一层氧化硅层，厚度为100A，和一层氮化硅层，其厚度为500A；通过光刻和刻蚀去除需要氧化层加厚区域的氮化硅，在露出的氧化硅层表面继续氧化100A的氧化硅层，其它沟道区域由于有氮化硅的阻挡，不会再形成氧化硅层；去除氮化硅层，露出非均匀氧化硅层，此时可以进行标准化生长氧化硅层直到满足用途需要，本发明中此次生长氧化硅层的厚度达500～1000A；在氧化硅层表面淀积多晶硅栅极；对多晶硅栅极和氧化硅栅极进行光刻和刻蚀，露出硅衬底两端区域；在与扩散漏端相对应的位置进行低掺杂源漏离子注入，形成低掺杂源；再采用氮化硅进行淀积和刻蚀形成硅表面两端封闭栅极的氮化硅侧墙；在氮化硅侧墙未完全遮盖的低掺杂源区采用源漏离子注入形成源极。完成了采用非均匀栅氧化层的高压晶体管的制造。