[发明专利]电可擦可编程只读存储器的制造工艺方法有效

专利信息
申请号: 200610117250.9 申请日: 2006-10-18
公开(公告)号: CN101165861A 公开(公告)日: 2008-04-23
发明(设计)人: 钱文生;陈晓波 申请(专利权)人: 上海华虹NEC电子有限公司
主分类号: H01L21/336 分类号: H01L21/336;H01L21/8247
代理公司: 上海浦一知识产权代理有限公司 代理人: 顾继光
地址: 201206上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 电可擦 可编程 只读存储器 制造 工艺 方法
【说明书】:

技术领域

发明涉及一种半导体集成电路的工艺方法,特别是涉及一种电可擦可编程只读存储器(EEPROM)的制造工艺方法。

背景技术

EEPROM由于具有直接用电信号擦除并可用电信号写入的优点,其应用领域非常广泛。但是同时对EEPROM器件的性能也提出了很高的要求,尤其是对器件擦写速度与擦写次数要求很高。另外,如何减小EEPROM器件的面积,进一步使器件微型化,提高集成度也是业内人士不断追求的目标。

EEPROM器件的存储部分一般包括一衬底,在该衬底上形成有源区和漏区,形成在衬底、源区和漏区上的栅极氧化层,以及依次形成在栅极氧化层上的控制栅极、介电层、悬浮栅极。其中,在控制栅极与漏区重叠的区域内两者之间具有一层非常薄的隧道氧化层。EEPROM正是利用隧道效应来实现信息的写入和擦除的。

在EEPROM器件的擦写过程中,存储部分的栅极和编程端两端会加上电压,使得电子可以借助隧道击穿效应穿越隧道窗口氧化层。为了保证EEPROM器件的擦写速度,擦写时的编辑电压通常比较高,这样一来,对于存储部分的漏极的结电压要求就比较高,以防止出现过大的漏电流,影响整个擦写过程。良好的结性能要求漏极掺杂尽量轻而且随深度缓变。由于EEPROM的特殊擦写要求,在利用隧道击穿效应编程时需要有足够的电子参与编程过程,这就需要在漏极靠近隧道窗口氧化层附近高掺杂,以提供足够多的载流子。这与加强结性能,提高结的击穿电压的方向正好相反。在现有的工艺流程中,通常采用拉大沟道长度的方法以满足器件的工作要求,由此产生的问题是加大了器件的面积,也影响了器件性能。

发明内容

本发明要解决的技术问题是提供一种电可擦可编程只读存储器的制造工艺方法,在不增加器件面积的情况下,提高器件的擦写速度。

为解决上述技术问题,本发明的电可擦可编程只读存储器的制造工艺方法包括以下步骤:在硅衬底上进行轻掺杂离子注入,分别形成源区和漏区;在所述硅衬底、源区和漏区上形成栅极氧化物层;在该栅极氧化物层上涂覆光刻胶,然后进行光刻,形成位于漏区上方的隧道窗口;其中:通过所述隧道窗口对漏区进行低能量、高掺杂离子注入去除光刻胶;在所述隧道窗口内形成隧道氧化物层。

由于采用本发明的方法,通过在形成隧道窗口后增加一步专门的离子注入过程,将存储部分漏极的离子注入由原有的一次分成两次,在漏极靠近隧道窗口氧化物层附近高掺杂,以提供足够的电子参与编程。同时在整个漏极进行一次附加的只对隧道窗口氧化物层附近的掺杂轻而且缓变的离子注入,以提高漏极结击穿电压,加强器件性能。所以,本发明可以在相同器件面积下获得更好的器件编程性能,也可以在保证相同的器件编程性能时,减小器件面积。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明:

图1是本发明的制造工艺方法流程图;

图2至图7通过示意性的横截面图,示出了本发明一优选实施例的各个步骤的工艺流程。

具体实施方式

如图1所示,并同时参阅图2至图7,本发明所述的电可擦可编程只读存储器的制造工艺方法包括以下步骤:

在P型硅衬底(当然也可以采用N型硅衬底)上进行轻掺杂离子注入,分别形成源区和漏区(结合图2所示),作为EEPROM器件存储部分晶体管的源极和漏极。所述的离子注入是一次掺杂轻而且缓变的离子注入,以形成高击穿电压的漏极结。

在所述硅衬底、源区和漏区上采用热氧化或化学气相沉积(CVD)等方法形成一层栅极氧化物层(结合图3所示),在该栅极氧化物层上涂覆光刻胶,然后进行光刻,形成位于漏区上方的隧道窗口(结合图4所示);在进行隧道窗口光刻时,隧道窗口内可以残留一定厚度的氧化物层,不必刻蚀至露出漏区表面,也可以使隧道窗口位于漏区表面的上方。

通过所述隧道窗口对漏区进行低能量、高掺杂离子注入(结合图5所示);所述离子注入的能量为小于100Kev。所述光刻胶的厚度为,在进行离子注入时使其完全无法穿通所覆盖区域,即以光刻胶作掩模。

去除光刻胶;在所述隧道窗口内采用化学气相沉积或热氧化的方法形成一薄层的隧道氧化物层(结合图6所示)。

如果在形成隧道窗口时,在所述隧道窗口内残留有栅极氧化物层,那么在形成隧道氧化物层前应将该残留的栅极氧化物层先刻蚀掉,露出漏区表面。

结合图7所示,在所述栅极氧化物层和隧道氧化物层上淀积多晶硅层并对其进行刻蚀,形成控制栅极;在该控制栅极上形成介电层,在所述介电层上淀积多晶硅层并对其进行刻蚀,形成悬浮栅极;所述控制栅极和悬浮栅极构成叠层栅极结构;在所述叠层栅极结构的两侧形成侧墙结构,完成整个制程。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200610117250.9/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top