[发明专利]CMOS器件应力膜的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种形成CMOS器件应力膜的方法。

背景技术

在半导体制造工业里，已知在掺杂区上形成应力膜可通过在底下含有掺杂杂质的膜或是衬底上产生机械应力，来增加相关半导体元件的速度。这样的应力增进了掺杂杂质的活动力。活动力增加的掺杂质或是电荷载流子可使半导体元件，例如晶体管，有更高的运转速度，因此各种适当应用中使用应力膜是有助益的。

在过去的十几年之间，利用缩减金属氧化物半导体场效应晶体管(Metal-oxide-semiconductor Field-effect Transistors，MOSFET)尺寸的方式，借以持续地改善集成电路的每一功能元件的操作速度、效能表现、电路的元件密度以及成本，缩减的方法主要包括缩小栅极长度以及栅极氧化层的厚度。为了进一步提升晶体管的效能，利用位于半导体衬底中一部份的应变通道区域来制造MOSFET元件。对于互补金属氧化物半导体场效应晶体管(CMOS)而言，以n型的MOSFET或是p型的MOSFET来说，使用应变通道区域可以提高载流子的迁移率，以增加元件的效能。申请号为200510093507.7的中国专利申请中公开了一种具有区域化应力结构的金属氧化物半导体场效应晶体管，其在沿着源极一漏极的方向上，于NMOSFET的n型通道中形成拉伸应变(TensileStrain)的应力膜，可以增加电子的迁移率，而在沿着源极一漏极的方向上，于PMOSFET的p型通道中形成压缩应变(Compressive Strain)的应力膜，可以增加空穴的迁移率。图1为CMOS器件的应力膜位置示意图。如图1所示，在NMOS晶体管116上形成拉伸应变(Tensile Strain)的应力膜110，可以增加电子的迁移率，而在PMOS晶体管117上形成压缩应变(Compressive Strain)的应力膜120，可以增加空穴的迁移率。但是在应力膜110和120的接触部位118经常会出现凸起现象，图2至图5为说明这种凸起形成过程的示意图。在形成应力膜的过程中，先形成其中一层，例如先在NMOS晶体管116上形成拉伸应变(TensileStrain)的应力膜110，然后在PMOS晶体管117和应力膜110上沉积另一层应力膜120，如图2所示；再于覆盖PMOS晶体管117的应力膜120上形成光刻胶图形112，如图3所示；随后利用光刻胶图形112为掩膜刻蚀掉覆盖NMOS晶体管116上的应力膜，如图4所示；由于沉积应力膜120时，该应力膜也覆盖先前形成的应力膜110，因此在移除光刻胶图形112后，会在应力膜110和120的接合部位留下凸起113，影响后续工艺的进行。

发明内容

本发明提供了一种形成CMOS器件应力膜的方法，能够消除NMOS晶体管和PMOS晶体管的应力膜接合部位的凸起。

本发明提供的一种形成CMOS器件应力膜的方法，所述CMOS器件包括PMOS晶体管和NMOS晶体管，所述方法包括下列步骤：

形成第一应力膜，所述第一应力膜覆盖所述NMOS晶体管和PMOS晶体管；在所述PMOS晶体管和NMOS晶体管之间的第一应力膜表面形成介质层；形成仅覆盖所述NMOS晶体管的第一掩膜图形；刻蚀所述PMOS晶体管上的第一应力膜和介质层，并移除所述第一掩膜图形；沉积第二应力膜材料，所述第二应力膜材料表面与所述第一应力膜表面齐平；形成第二掩膜图形；刻蚀所述第二应力膜材料至与所述第一应力膜表面齐平；移除所述第二掩膜图形和剩余的介质层。

所述第二掩膜图形覆盖所述NMOS晶体管上的第一应力膜和所述PMOS晶体管上的第二应力膜材料表面。

所述第一应力膜和所述第二应力膜材料表面的第二掩膜图形的宽度相同。所述第一掩膜图形仅覆盖所述NMOS晶体管上的第一应力膜和介质层表面。所述第一应力膜和第二应力膜的材料为氮化硅。所述介质层的材料为富硅聚合物。所述第一应力膜为具有拉伸应力的应力膜，所述第二应力膜为具有压缩应力的应力膜。

与本发明具有相同或相应技术特征的另一种形成CMOS器件应力膜的方法，所述CMOS器件包括PMOS晶体管和NMOS晶体管，所述方法包括下列步骤：