[发明专利]提高SOC芯片测试效率的方法

说明书

技术领域

本发明涉及一种半导体器件的测试方法，特别是涉及一种提高SOC芯片测试效率的方法。

背景技术

在SOC(system on a chip系统级芯片)芯片的量产测试中，芯片的测试包括很多个测试项目。在目前现有的测试方法中，每进行一个测试项目都要给芯片印加一个测试向量，然后等待芯片输出测试结果，得到测试结果后再给芯片印加下一个测试向量进行下一个测试项目，如此循环，直到所有测试项目测试完毕。芯片输出测试结果的格式为一串不同的数据(参见图1)。

在量产测试中人们关心的往往是测试效率和最终的测试结果是良品还是残次品。按照目前SOC芯片的测试方法，其缺点是：

每个测试项目的测试均要印加测试向量，等待测试结果，这样使开发测试程序的时间延长，浪费了测试时间，使得测试效率不高。

由于芯片输出测试结果的格式为一串不同的数据，所以针对每个测试项目都要写特定的测试模式(向量)进行比对芯片的输出，这无疑会增加开发测试程序的时间。实际上对量产测试来说，关心的只是最终的测试结果是良品还是残次品，应直观的反映出测试结果。

在多个DUT(Device Under Test被测器件)同测时，特别是针对异步响应芯片或测试项目，对芯片输出结果的比对和判断，数据处理花费的时间较多，而且增加了开发测试程序的复杂度。

发明内容

本发明要解决的技术问题是提供一种提高SOC芯片测试效率的方法，有效节省测试时间，简化开发测试程序。

为解决上述技术问题，本发明的提高SOC芯片测试效率的方法是采用如下技术方案实现的，对SOC进行量产测试时，把多个项目的测试结果存储在芯片中，在一定的时间内输出最终测试结果。

由于采用本发明的方法，改变了现有方法中进行一个测试项目输出一个测试结果，将多个测试项目的测试结果集中在一个设定的时间内一起输出，这对于量产测试，特别是在同测时能有效节省测试时间，提高测试效率。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有方法中芯片输出测试结果的格式为一串不同的数据；

图2是采用本发明的方法测试结果合格时输出为一个具有一定宽度的脉冲。

具体实施方式

本发明的提高SOC芯片测试效率的方法，其基本技术构思是在对SOC芯片进行量产测试时，把多个项目的测试结果存储在所述芯片中，在一定的时间内把最终测试结果输出出来。

当测试结果为合格时输出一个具有一定宽度的脉冲，当测试结果为不合格时芯片的I/O口的状态不变，一直保持输出为高电平或低电平。

具体的实现方法是：

把多个测试项目需印加的测试向量(pattern)整合成一个测试向量。

把整合后的测试向量印加(或下载)到SOC芯片上。

SOC芯片运行后，该芯片内部针对每个项目进行自动测试，并将多个项目的测试结果分别存储在SOC芯片中的某些存储区内。

SOC芯片的I/O端口在没有信号输出时的状态为高电平或低电平，等待一段固定的时间T后，SOC芯片的I/O端口输出测试结果，当测试结果为合格时输出为一个具有一定宽度的脉冲(参见图2)，能够直观的显示出测试的结果；之后，SOC芯片的I/O端口输出恢复为原来的高电平或低电平。固定的时间T由SOC内部程序控制，它包含完成所有测试项目的最大时间及一个冗余的时间。有了冗余时间，原来异步响应的芯片经过处理后能够变为同步输出。

芯片输出脉冲的宽度由SOC内部程序控制，其宽度应考虑到同测时，在一定的时间内测试仪均能正确的捕捉到。

本发明输出的测试结果，不必采用复杂的测试向量进行比对，简单明确，一目了然，减少了数据处理的时间，开发的测试程序也不复杂，解决了目前现有技术中对SOC芯片量产测试所存在的问题。